基于FPGA的神经网络硬件可重构实现

针对软件实现神经网络速度慢的缺点,介绍了一种神经网络在FPGA上可重构实现的设计方法.设计中依据成熟的BP算法公式,以一个三层的BP网络为例,利用Verilog HDL硬件语言自顶向下设计各个模块,使网络训练时将前向模块、误差反传模块和相应的控制模块同时配置到FPGA中进行网络训练;而当训练好的网络正常工作时,只在FPGA中配置前向模块和相应的控制模块就可以高速运行该神经网络.实验结果表明,该系统结构能极大地提高BP网络的学习速度.     

限幅滤波的FPGA实现方法研究

限幅滤波法是抑制正交频分复用(OFDM)信号的PAPR的常用硬件实现方法。使用FPGA可缩短系统设计开发时间,提高系统可靠性。本文在用FPGA实现限幅滤波的基础上,讨论了基于FPGA设计时应考虑的主要问题,以及影响设计性能的几个因素,包括:乘法器的设计、算法的优化、芯片的选择等。     

基于FPGA的混沌神经网络的硬件实现

简要介绍Aihara混沌神经网络及数字化硬件实现的参数选择方法,并通过FPGA对其硬件实现。对所实现的混沌神经网络的输出状态进行分析,结果表明具有良好的混沌特性。     

实现基于FPGA的硬件算法加速器

目的通过具体的方法和示例,说明使用FPGA来实现硬件算法加速是一种较好的方法。方法通过采用FPGA实现CRC算法的硬件加速器与采用传统的软件优化相比较,说明FPGA的优越性。结果基于FPGA的硬件算法加速器,既可提高系统的计算能力,也可节约成本,缩小系统体积。结论根据目标系统的功能需求,使用FPGA来实现硬件算法加速是一种有效、简便、经济的方法。     

一类神经网络多层感知器的硬件实现方法

提出了一种新的神经网络多层感知器硬件实现方法——信号传播路径动态选择．给出了隐节点个数的确定规则和网络的训练算法，并从理论上给予了证明．结果表明，该算法能一次确定权值，而且所确定的权值均为逻辑值，从而可以用逻辑门电路全硬件实现多层感知器     

用FPGA实现的复合神经网络自学习算法电路

介绍复合神经网络模型及特性，讨论了基于假逆矩阵的自学习算法，研究用现场可编程门电路（ＦＰＧＡ）实现复合神经网络的自学习过程，电路设计成半并行全数字式．实验结果表明其权值学习结果与计算机软件模拟结果一致，而其运算速度是软件模拟无法比拟的     

基于流水线架构的卷积神经网络FPGA实现

卷积神经网络（CNN）已被广泛用于图像处理领域,且通常在CPU和GPU平台上进行计算,然而在CNN推理阶段存在CPU计算速度慢和GPU功耗高的问题。鉴于现场可编程门阵列（field programmable gate array,FPGA）能够实现计算速度和功耗的平衡,针对当前在卷积结构设计、流水线设计、存储优化方面存在的问题,设计了基于FPGA的卷积神经网络并行加速结构。首先将图像数据和权值数据定点化为16 bit定点数,一定程度上减少了乘加运算的复杂性;然后根据卷积计算的并行特性,设计了一种高并行流水线卷积运算电路,提高了卷积运算性能,同时也对与片外存储进行数据交互的流水线存储结构进行了优化,以减少数据传输的时间消耗。实验结果表明,整体加速器在ImageNet数据集上的识别率达到94.6%,与近年来相关领域的报道结果相比,本文在计算性能方面有一定的优势。     

基于FPGA并行加速的脉冲神经网络在线学习硬件结构的设计与实现

当前,基于数字电路的脉冲神经网络硬件设计,在学习功能方面的突触并行性不高,导致硬件整体延时较大,在一定程度上限制了脉冲神经网络模型在线学习的速度。针对上述问题,文中提出了一种基于FPGA并行加速的高效脉冲神经网络在线学习硬件结构,通过神经元和突触的双并行设计对模型的训练与推理过程进行加速。首先,设计具有并行脉冲传递功能和并行脉冲时间依赖可塑性学习功能的突触结构;然后,搭建输入编码层和赢家通吃结构的学习层,并优化赢家通吃网络的侧向抑制的实现,形成规模为784～400的脉冲神经网络模型。实验结果表明：在MNIST数据集上,使用该硬件结构的脉冲神经网络模型训练一幅图像需要的时间为1.61 ms、能耗约为3.18 mJ,推理一幅图像需要的时间为1.19 ms、能耗约为2.37 mJ,识别MNIST测试集样本的准确率可达87.51%;在文中设计的硬件框架下,突触并行结构能使训练速度提升38%以上,硬件能耗降低约24.1%,有助于促进边缘智能计算设备及技术的发展。     

基于粒子群算法的自适应LMS滤波器设计及可重构硬件实现

自适应滤波器设计是典型的多参数组合优化问题,利用一种改进的粒子群优化算法(MPSO)来优化设计自适应LMS滤波器.将滤波器设计问题转化为滤波器参数优化的问题,利用改进的粒子群算法MPSO搜索整个参数空间,从而获得全局优化的系数.设计的滤波器应用于系统的跟踪响应中,并在基于可重构硬件的平台上实现自适应滤波器.从收敛和失调性能指标评价所设计的LMS滤波器,实验结果表明设计的LMS滤波器具有较好的性能,证明了这种方法的有效性和优越性.     

基于Winograd算法的高效神经网络加速器及FPGA实现

为了加速卷积神经网络(convolutional neural networks, CNN)的推断过程,文章采用Winograd算法,基于现场可编程门阵列(field programmable gate array, FPGA)设计一种高效CNN加速器。为解决Winograd算法转置后的数据位宽与数字信号处理单元(digital signal processing, DSP)位宽失配问题,文章提出部分积切割方法,充分利用DSP实现单周期多输出功能;为降低片上内存占用率,设计一种输入特征图可复用的数据流完成片内外数据交互。所设计的加速器在XCKU060板卡上部署,其吞吐率和每个DSP运算效率分别达2.358×10¹² OPs和1.15×10⁹ OPs。结果表明该文提出的加速方法有效提升CNN加速器运算单元效率。     

基于冲突指导的神经网络预测方法

研究基于冲突指导的神经网络预测技术. 利用离散约 束最优的拉格朗日乘数理论, 通过采用前馈方法得到近似梯度的模拟退火技术, 避免了盲 目接受试验点. 利用松紧策略加快了搜索的收敛速度. 实验结果表明, 训练误差和预测 误差都有很大改善.     

一种基于FPGA的AES加解密算法设计与实现

设计了一种用于低端设备、低功耗的AES(advanced encryption standard)加解密硬件模块.混合设计加解密算法,减少了资源占用,使设备在较低的时钟频率下保持较高的性能,在20 MHz时,加解密速度仍可达128 Mbit/s.     

一种基于FPGA+ARM的高速电力谐波检测仪硬件的设计与实现

介绍了一种结合FPGA硬逻辑的高速数据处理能力和ARM的高效数字功能扩展能力,实现实时高速电力谐波检测的"FPGA+ARM"硬件新构架.这种新架构采用复用逻辑及流水线技术在FleA上实现了A/D采样控制、加窗、FFT及模平方等运算.采用uClinux为操作平台在ARM处理器完成对FPGA的现场配置、数据通信处理及人机交互接口等功能.实际应用表明,这种架构可较好地解决电力谐波检测中的"实时性与精确度的矛盾".     

基于FPGA的交织器的设计与实现

运用交织技术,以现场可编程门阵列(FPGA)实现DVB系统前端的交织器.具体分析了其实现原理和工作过程,并给出了仿真的交织器输出波形,最后用特定的FPGA器件来实现.     

基于FPGA的多接口路由系统设计与实现

在异构设备采集数据的过程中,为解决多种接口之间数据传输与交互的问题,设计了一种基于FPGA的多接口路由系统。给出了该系统的总体设计方案,针对不同端口间地址不匹配的问题,提出了一种基于虚拟IP地址分配方法的路由算法,并对其进行了仿真,最后在FPGA上实现了该算法。实验结果表明该系统具有不同接口之间数据路由寻址功能,能够满足不同应用场景、带有多种接口设备数据采集与传输的功能需求。     

基于FPGA的SDI接口的设计与实现

串行数字接口(Serial digital interface,SDI)是目前应用最广泛的视频接口,使用单根同轴电缆串行传输未经压缩的数字视音频信号.鉴于以往的SDI接口实现方法有成本高、灵活性低这些缺点,本文采用了一种基于FPGA的SDI接口设计与实现方法.主要阐述了SD SDI接口的设计思想,分析了接口的总体结构,并具体介绍了各个模块的功能.完成了部分主要功能模块的程序设计,并针对一种特殊数据输入情况,对编码解码模块建立仿真模型.仿真结果验证了特殊情况下数据恢复的正确性,进一步表明了一般数据输入时整体设计方案的正确性和可行性.     

基于神经网络混沌吸引子公钥加密算法的FPGA实现

利用具有顺序和并行执行的特点的VHDL语言,设计并实现了基于神经网络混沌吸引子的公钥加密算法,在编解码器设计中采用专用的控制模块来控制加密和解密操作;同时,在RAM模块中自主设计了具有并行读写功能的子模块,以进一步提高算法的数据加密速度;整个系统在DE2实验平台中经过反复实验测试和试运行,结果表明该算法是可以硬件实现的,并且具有较高的数据加密速度,时钟频率可达50 MHz以上.     

基于FPGA的GMSK调制器的设计实现

介绍了一种基于FPGA的GMSK调制器的设计实现.该设计充分利用FPGA内部丰富的Block RAM资源,采用DDS查表法对GMSK基带调制信号进行了实现,然后通过正交调制将基带信号变换到所需的中频频率上.经过测试验证,本设计实现的GMSK调制信号的EVM(RMS)在6%以下,能有效的满足系统性能指标.