一种适用于同步开关噪声抑制的共面电磁带隙新结构

该文根据电磁带隙结构的带隙形成机理及共面电磁带隙结构等效电路分析模型,通过引入新型的C-型桥接连线及开槽设计,提出了一种适用于高速电路同步开关噪声(SSN)抑制的带有狭缝的共面C-型桥电磁带隙(CBS-EBG)结构。实测结果表明,在抑制深度为?40 dB时,阻带范围为296 MHz~15 GHz,与LBS-EBG结构相比,在保持高频段SSN抑制性能的同时,阻带下限截止频率由432 MHz下降至296 MHz,有效降低了带隙中心频率。研究了局部拓扑下的信号传输特性,结果表明,当采用局部拓扑并选择合适的走线策略时,该结构在保持良好的SSN抑制性能的同时,能够实现较好的信号完整性。     

一种适用于高速电路中SSN抑制的紧凑型电磁带隙新结构

该文根据电磁带隙(EBG)结构的带隙形成机理以及共面EBG结构的等效电路,提出了一种适用于高速电路中同步开关噪声(SSN)抑制的紧凑型EBG结构,使用Ansoft HFSS对该结构进行仿真分析。仿真结果表明在抑制深度为-30 dB时,阻带范围为0.6-6.4 GHz,阻带带宽为5.8 GHz,与传统的L-bridge结构相比,阻带带宽增加了1.8 GHz,相对带宽增加了45%,实现了较低的带隙中心频率以及较宽的阻带带宽,并用Ansoft Designer通过时域仿真验证该结构具有较好的信号完整性。     

一种新型紧凑电磁带隙结构

设计了一种新型叉状电磁带隙结构(简称EBG)。该型EBG结构与传统的蘑菇状EBG结构相比尺寸减小近40%。在不改变周期的情况下,通过调整伸长窄带长度可以改变带隙特性频率。测量结果显示,新型EBG结构在宽频带内具有良好的阻带特性。用在微波集成电路中,可以减小电路尺寸和抑制阻带内波纹。     

浅谈电磁带隙结构加载的微带天线仿真设计

EBG结构(电磁带隙结构)能够有效的抑制表面波的影响,目前在微带天线的设计中得到了广泛的关注。基于此,本文对EBG结构加载的微带天线进行了仿真设计,并结合与普通微带天线的对比实验,佐证了EBG结构加载的微带天线性能的优越。     

一种具有超宽禁带的S-CSRR新型电磁带隙结构

研究了高速电路领域电源/ 地平面之间的电源完整性问题,并设计出在电源地平面之间加载的一种新型“S”形互补开口谐振环(S鄄CSRR)电磁带隙结构,用以有效阻止同时开关噪声在电源分配网络上的传播。以抑制深度-30 dB 为标准,能够得到高达9 GHz 的超宽禁带,明显优于传统的“L”桥型电磁带隙结构。在电磁干扰方面,空间辐射电场的实验结果显示,在部分频段,该新型电磁带隙结构相比无电磁带隙结构的参考板具有更低的电磁干扰。此外,文章还探讨了该电磁带隙结构作为电源平面时的信号完整性问题。研究表明,在这种结构上采用差分线传输信号,对信号完整性的影响较小。     

一种抑制同步开关噪声的新颖电磁带隙结构

电源平面与接地平面间的同步开关噪声是现代高速、高性能数字电路应用的瓶颈之一。文中提出了一种应用于印刷电路板的新颖二维电磁带隙（MS-EBG）结构,其单位晶格由折线缝隙组合与正方形贴片桥接构成,以抑制同步开关噪声。结果表明,抑制深度为-30 dB时,与传统L-bridged EBG结构比较,新EBG结构的阻带宽度增加1.3 GHz,相对带宽提高了约10%,能够有效抑制0.6～5.9 GHz的同步开关噪声。     

一种新型紧凑宽带平面电磁带隙结构

针对一般谐振型电磁带隙结构相对带宽比较窄的特点,依据电磁带隙结构带隙形成机理和等效电路分析模型,该文提出了一种基于低介电常数低成本基底的紧凑宽带平面电磁带隙结构。实验结果表明,新结构具有54.1%的相对带宽,相比文献结构有超过100%的相对带宽改善,并且中心频率降低了25.2%,达到了实现紧凑宽带UC-EBG结构的目的。     

双层双频电磁带隙结构的电磁特性

提出了一种双层电磁带隙(Electromagnetic Band Gap,EBG)结构,构建其电感电容(Inductance Capacitance,LC)等效电路并推算出双层EBG的谐振表达式,通过仿真软件对双层EBG结构上下两层的参数进行调节,分析各参数对电磁特性的影响规律,结果表明双层EBG可以产生两个零位相频率点,下层结构对应的零位相频率主要与下层的介质厚度及贴片大小有关,几乎不受上层的影响,而上层结构的谐振频率不仅与其自身参数有关也要考虑下层对其的影响,仿真结果与理论分析一致.该结构为EBG的具体设计和应用提供了指导依据.     

一种抑制SSN的新型宽带平面电磁带隙结构

随着现代高速数字电路的快速发展,同步开关噪声(SSN)问题变得越来越突出。该文提出了一种适用于高速数字电路中抑制同步开关噪声的新型宽带平面电磁带隙(EBG)结构,并用Ansoft HFSS软件对该电磁带隙结构进行数据仿真分析。仿真结果表明,在抑制深度为-30dB时,其阻带范围为0.2~5.6 GHz,与传统的L-bridge型电磁带隙结构比较,阻带下限截止频率下降了500 MHz,阻带带宽增加了1.4GHz,相对带宽增加了38.1%,且能全向抑制同步开关噪声。     

基于电磁带隙结构在微带贴片天线中的应用的专利分析

近年来,电磁带隙(EBG)结构在提高天线性能,增加天线新功能方面有着意向不到的作用,提高微带天线系统的性能是EBG结构在微带天线中的一个重要应用。文章从基于EBG结构在微带天线中的应用的专利申请量、申请人以及性能三个方面对专利申请进行了统计分析。     

RLC传输线的精确矩模型及其在互连线网时延估计中的应用

快速估计互连线网的信号传输特性是VLSI设计中的重要问题,矩匹配是目前的主要方法.本文给出了获得RLC传输线精确矩模型的一个简单方法,避免了以往方法复杂的推导.文中还提出了互连线时延估计的一个新方法,这一方法不仅可用于目前通常的二阶模型,还可对高阶模型进行估计.     

Power Supply Design Parameters for Switching-Noise Control in Deep-Submicron Circuits Design Flows

In high performance integrated circuits phenomena like crosstalk, IR drops, electromigration and ground bounce are assuming increasing proportions because of the growing complexity in ultra deep submicron designs: their effects are assuming increasing impact compromising circuits functionality and not only their performances.This paper suggests a methodology to evaluate and to prevent power supply noise generation in more and more increasing dimensions circuit blocks. The power supply busses modeling is addressed to find out actual parameters to face early in the design phase noise phenomena related to power distribution. In particular using the equations reported in this paper the designer has the possibility to control the global power bus noise generation depending on the design strategy used, on the library characteristics and on the given performance constraints.The appropriateness of the developed methodology seems to be helpful if applied during the circuit design flow in conjunction with a project tool having as a target noise reduction besides delay and power optimization.     

A Compact 3V, 70mW, 12-bit Video-Speed CMOS ADC

A 12-bit video speed pipelined switched capacitor analog-to-digitalconverter (ADC) has been implemented in a 0.5 µmstandard CMOS process. It operates from a single 2.6–;3.3Vsupply, dissipates 23mA (independent of supply voltage) at 20MSPS and occupies only 1.1mm ². A 61dB SINAD (f_in = 4.5 MHz) and an effective resolution bandwidthof 9 MHz is achieved.     

Design of Novel Compact Electromagnetic Bandgap Structures with Enhanced Bandwidth

Two kinds of compact electromagnetic band gap （EBG） structures are designed. A two layer compact EBG structure configured with cross spiral shape line inductors and interdigital capacitors is first presented. Because of its significantly enlarged equivalent inductor and capacitance, the period of the lattice is approximately 4.5% of the free space wavelength. By insetting several narrow slits in the ground plane, the bandwidth of the main bandgap is enhanced by nearly 19%. Further effort has been made for designing a three layer compact EBG structure. Simulation results show that its period is reduced by about 26% compared to that of proposed two layer EBG structure, and the bandwidth of the main bandgap is about 3 times as that of the proposed two layer EBG structure. The detailed designs including a two layer compact 3×7 EBG array with and without defect ground plane and the three layer EBG array are given and simulation results are presented.     

网孔状地参考面上高速互连的信号完整性分析

本文主要基于实验研究,并结合三维全波电磁和电路系统仿真在频域和时域对高速多层PCB板中网孔状接地层或电源层上高速互连的信号完整性性能进行了测试和仿真分析,并对网孔状地参考面的周期性结构所呈现的频率带通(带阻)特性进行了理论分析.指出,参考面中的网孔会对跨越网孔的信号线传输特性产生较大扰动,甚至在信号频谱范围内产生局部的阻带,影响高速信号传播.最后,给出了网孔状地参考面高速互连的设计规则.     

高速电路中地弹噪声抑制的研究

研究了高速电路领域中的一类重要的电源完整性问题,即电源地平面之间激发的地弹噪声问题。地 弹噪声的存在严重破坏了电源/ 地平面的完整性,导致供电电压幅度的不稳定,严重之时甚至导致电路的误判。针 对这一问题,设计了一种超宽带电磁带隙结构。实验结果表明,这种电磁带隙结构可以在0. 5 ~5. 5GHz(11 倍频程) 频段内实现优于30dB 的噪声抑制能力。文章还探讨了带隙结构作为电源平面时信号传输的完整性。研究表明,如 果电路工作频率高达GHz 或更高,在电源/ 地平面采用这种带隙结构,可以有效地避免地弹噪声带来的影响,并保证 电源和信号的完整性。     

一种基于互补谐振结构的宽带共模噪声滤波器

提出了一种用于高速差分信号传输的宽带共模噪声滤波器,采用在差分线正下方参考地平面上刻蚀内外互补的共面波导1/4波长谐振器和Z字形短路枝节线来实现。滤波器采用内外互补耦合λ/4开路枝节线谐振器结构,有效减小了横向尺寸,利用Z字形枝节线增大互感以改善滤波器的带内增益平坦度,最后用级联实现了共模噪声抑制阻带的展宽。仿真和测试结果表明,该滤波器在4.1~12.5 GHz频率范围内实现了20 dB的共模噪声抑制,共模阻带相对带宽(FBW)为101%,尺寸仅为0.78λ_g×0.18λ_g(15.8 mm×3.6 mm),其中λ_g为阻带中心频率处对应的波长。且该结构在实现共模噪声宽带抑制的同时,还可有效保证差分信号传输特性良好。     

高速PCB电源完整性研究

一块成功的高速印刷电路板(PCB),需要做到信号完整性和电源完整性,首先必须降低地弹.为了滤除地弹骚扰,推荐在电源/地平面对上,安放去耦电容。     

槽缝型缺陷参考平面对高速信号的影响研究

为研究槽缝型缺陷参考平面对高速信号的影响,主要基于场路混合仿真,使用三维全波方法提取槽缝缺陷参考平面参数,并结合电路仿真,分别对单端微带线与耦合微带线跨越不连续参考平面的影响进行分析,讨论了这些影响是如何作用于高速数字系统的时序与噪声,并引入眼图予以说明。仿真结果表明开槽长度与宽度都会增大信号回路电感,信号上升沿时间会随着返回路径的增加而退化,从而引起高速数字系统时序抖动,耦合微带线间的串扰随返回路径增加而急剧增加,在抖动与噪声的共同作用下,会对系统数据接收到的信号产生破坏性作用,在高速PCB设计中应遵从使返回路径最小的原则,避免共同的信号返回路径是关键。由此总结出降低不完整参考平面高速互连线间耦合及串扰的设计规则。     

基于图像处理系统的高速电路信号完整性分析

系统越来越复杂，布线密度越来越大，数据传送速率越来越高速，这些都使得高速电路设计中的信号完整性问题逐渐成为设计者关注的焦点。结合高速图像解压缩处理系统分析了高速数字电路设计中的信号完整性问题及其产生的原因，并通过使用hyperlynx仿真工具针对本系统找出了解决信号完整性问题的具体方法。