热成像系统图像处理电路的新进展

国外一流热成像厂商均研制了适宜其产品应用的新型高性能图像处理电路。选取了5套具有代表性的国外高性能处理电路,对其硬件设计构架、实现功能、以及对外接口三方面进行了对比分析。这些高性能处理电路的主要特点有:电路功能分模拟转换和数字处理两部分;数字处理电路以大规模FPGA为处理核心,并配以大量存储器,且广泛应用FPGA中的嵌入式核;在具备基本使用功能的基础上,继续在非均匀校正以及图像增强两个方向,应用效果更佳的算法;处理电路通常具备扩展能力;处理图像分辨率大于等于640×512像素;模拟视频采用VGA接口等。     

基于NiosⅡ的非制冷红外图像处理系统研究

设计一个非制冷红外图像处理系统，该系统放弃了目前普遍应用的数字信号处理器（DSP）＋现场可编程门阵列（FPGA）的系统构架，采用基于FPGA的NiosⅡ嵌入式处理器的系统构架，实现了系统的小型化。提出一种基于流水线结构的信号处理方法，并利用NiosⅡ嵌入式处理器软硬件开发工具，实现了在该系统上对非制冷红外焦平面阵列非均匀性进行校正和盲元补偿的实时处理，降低了系统的工作频率。实验结果表明：该系统能够对非制冷红外图像进行实时处理，工作性能稳定，处理效果良好。     

基于双数字信号处理器(DSP)的实时相关图像处理系统的设计

以两片由TI公司生产的数字信号处理器TMS320C6203B为核心,用可编程逻辑阵列CPLD进行逻辑控制,采用现场可编程门阵列FPGA作图像的预处理和进行双数字信号处理器(DSP)之间的通讯,实现了实时相关的图像处理。此系统实时性好,可直接利用数字图像的灰度特征,在低信噪比的情况下目标跟踪点漂移小,目标跟踪能够较好地适应不同灰度分布的背景。     

Integration of digital signal processing technologies with pulsed electron paramagnetic resonance imaging

The integration of modern data acquisition and digital signal processing (DSP) technologies with Fourier transform electron paramagnetic resonance (FT-EPR) imaging at radiofrequencies (RF) is described. The FT-EPR system operates at a Larmor frequency (L(f)) of 300MHz to facilitate in vivo studies. This relatively low frequency L(f), in conjunction with our approximately 10MHz signal bandwidth, enables the use of direct free induction decay time-locked subsampling (TLSS). This particular technique provides advantages by eliminating the traditional analog intermediate frequency downconversion stage along with the corresponding noise sources. TLSS also results in manageable sample rates that facilitate the design of DSP-based data acquisition and image processing platforms. More specifically, we utilize a high-speed field programmable gate array (FPGA) and a DSP processor to perform advanced real-time signal and image processing. The migration to a DSP-based configuration offers the benefits of improved EPR system performance, as well as increased adaptability to various EPR system configurations (i.e., software configurable systems instead of hardware reconfigurations). The required modifications to the FT-EPR system design are described, with focus on the addition of DSP technologies including the application-specific hardware, software, and firmware developed for the FPGA and DSP processor. The first results of using real-time DSP technologies in conjunction with direct detection bandpass sampling to implement EPR imaging at RF frequencies are presented.     

A pipelined architecture for real time correction of non-uniformity in infrared focal plane arrays imaging system using multiprocessors

This paper proposes a kind of pipelined electric circuit architecture implemented in FPGA, a very large scale integrated circuit (VLSI), which efficiently deals with the real time non-uniformity correction (NUC) algorithm for infrared focal plane arrays (IRFPA). Dual Nios II soft-core processors and a DSP with a 64+ core together constitute this image system. Each processor undertakes own systematic task, coordinating its work with each other’s. The system on programmable chip (SOPC) in FPGA works steadily under the global clock frequency of 96Mhz. Adequate time allowance makes FPGA perform NUC image pre-processing algorithm with ease, which has offered favorable guarantee for the work of post image processing in DSP. And at the meantime, this paper presents a hardware (HW) and software (SW) co-design in FPGA. Thus, this systematic architecture yields an image processing system with multiprocessor, and a smart solution to the satisfaction with the performance of the system.     

采用TMS320C6203的运动点目标检测系统设计

为了实现大视场运动点目标的实时检测和识别,设计了一种基于TMS320C6203为核心处理器件,FPGA为辅助控制处理器的硬件处理系统.在对点目标检测识别算法仿真实验分析的基础上,开发了实时运动点目标检测处理的软件系统.实验测试结果表明,该系统能够对信噪比不小于3 dB,帧频为10 fps的1024×1024运动点目标图像序列进行实时检测和识别,准确检测概率达到96%,满足实际工程要求.     

基于逆透视变换的车辆排队长度检测方法

交通路口的车辆排队长度检测是智能交通系统的重要组成部分,传统的检测方法易受背景噪声、摄像机透视效果等因素的干扰造成检测失败,而且其实现都是基于串行结构的处理器,不能用于实时处理的场合。本文设计了一种充分利用平直道路几何特征并适合FPGA实现的排队长度自动检测算法,该算法利用逆透视变换消除图像几何失真,引入公路的结构性约束有效检测了车道线;接着采用Sobel边缘算子检测出各车道的车辆轮廓,通过一种基于信息量的度量方法提取排队的队尾,从而确定了车辆排队长度,并且通过硬件化设计使得整个检测过程达到实时的处理速度。     

基于DSP和FPGA图像采集技术的研究

本文介绍了一种基于可编程逻辑器件(FPGA)和数字信号处理器(DSP)的图像采集系统。采用增强型视频输入处理芯片SAA7111A完成对视频信号的模数转换,以FPGA为数据逻辑控制单元,结合DSP控制实现了对图像的实时采集传输。介绍了系统的整体结构。并详细讨论了FPGA的控制逻辑,DMA图像存取等工作原理。     

数字投影三维数字成像的并行DSP实现

提出一种基于数字白光投影的三维数字成像嵌入式DSP处理系统.该系统根据时序变频条纹投影原理,利用TMS320DM642定点DSP和FPGA硬件电路以及多线程软件技术实现了条纹编码、编码图像采集和条纹分析的流水线处理过程.为了提高相位解调算法的速度,使用软件流水对其进行了优化.对于512×512像素图像,五步相移时的条纹图处理速度可达到39.7 fps,能满足快速条纹图处理的要求.测量实验表明,该系统可以实现快速、准确的三维轮廓测量.     

基于OpenCL与FPGA异构模式的Sobel算法研究

随着计算机科学技术的迅速发展,嵌入式领域实时图像处理应用越来越广泛,然而传统硬件因为自身架构导致并行化程度不高,针对在视频监控、机器视觉、视频压缩、医疗影像分析等领域需要对图像进行高性能计算的问题,提出一种以OpenCL软件模型和FPGA异构模式的高性能图像处理解决方案,实现了图像显示和OpenCL加速功能,以Sobel边缘检测算法为研究对象,进行了算法并行性分析,并在系统中运用OpenCL加速内核算法,与基本的ARM平台和OpenCL共享内存加速机制相比较,展开性能测试,对加速效果进行了研究。实验数据表明,使用该系统处理不同分辨率的图像,OpenCL加速子系统的处理较基于片上ARM硬核的软件处理,实现相同功能上有100倍左右的性能提升。     

基于MPC8270的处理器板卡设计

随着海洋地震勘探发展,为了实现海洋地震勘探采集数据的实时传输和处理,设计了一种基于MPC8270的地震数据采集处理板卡;根据海洋地震数据采集处理的实时性和大数据量要求以及MPC8270处理器的特性,设计了基于MPC8270和FPGA的CPCI总线通信结构,能够实现地震数据的高速实时传输;详细介绍了MPC8270的关键外围电路、FPGA及CPCI总线电路的硬件设计及实现方法,并在实际应用中给出了板卡嵌入式操作系统VxWorks配置的实现方式;板卡以MPC8270作为核心处理器,以FPGA为控制核心电路,以VxWorks为实时操作系统,实现地震数据的高速处理和CPCI总线实时传输功能;经过多次实验室内部测试及海上实际生产应用,结果表明地震数据采集处理板卡能够实现地震数据的高速处理和实时传输,并且板卡性能稳定可靠;板卡的设计简单,结构通用,对数据处理、总线控制和信息交换等领域相关系统的开发具有一定的参考价值。     

无人机光电载荷图像处理器的设计

介绍了无人机载设备的技术特点及机载小型图像处理器的组成。采用TI公司的数字信号处理器芯片为核心处理器,配合现场可编程逻辑器件(FPGA)与外部管理微控制单元(MCU)来实现目标数据的采集与处理,设计了适用于无人机光电载荷的超小型图像处理器系统。针对机载设备的特点,设计时充分考虑了体积、重量、功耗等要求。该系统已应用于多台套机载光电载荷中,工作稳定可靠,满足无人侦察机对捕捉和定位目标的要求。     

基于多核的车牌识别的架构实现

多核技术是现在提高芯片性能的主要方法。区别于传统以PC和DSP为核心的车牌识别系统,以FPGA为核心,利用SOPC技术构建了车牌识别多核处理器。给出了一种基于多核的车牌识别架构,在该多核处理器中,以3个Nios II 软核为主要处理器核处理车牌定位、字符特征识别提取及识别等处理,同时构建硬件加速器作为协处理器处理图像增强、边缘检测和膨胀、腐蚀等数学形态学处理。在CQ片上路由器基础上,构建了NOC用以实现片上多核通信。另外,为了保证路由器与多处理器核之间的快速、并行通信,加入了数据驱动模块。整个系统在Altera Cyclone IV FPGA上实现了车牌的识别。这种片上系统设计方法具有硬件设计灵活,可扩展性强等优点,能有效地降低系统软硬件设计的难度,缩短开发周期,并提高设计的可靠性。     

嵌入式数字视频实时采集技术研究

激光通信的视频采集需要嵌入式标准化接口的实时数字采集,采取FPGA+SAA7111A的架构来实现系统的实时化、小型化、标准化和模块化。FPGA作为控制器,经I2C总线对视频解码芯片SAA7111A进行初始化。设计了两个读写互斥的存贮单元,分别用来存贮所采集的奇场和偶场数据,并专门设计了一个用于和图像处理单元通信的标准握手接口;为减小传送数据流量,对采集后的图像进行了提取和预处理。通过反复试验仿真,基于FPGA的整个图像采集方案可行,能够在图像采集处理系统中得以应用。     

一种采用CL550处理器的静态图像编码压缩处理系统

在图像的传输和存储过程中，为减少传输时间与存储空间，必须进行图像压缩。同时，图像压缩技术也是多媒体技术中的一项关键技术。本文介绍一种静态实时图像压缩处理系统。该系统选用专用图像压缩处理器ＣＬ５５０、以ＪＰＥＧ标准完成对静态图像的实时编码压缩处理。文中简要介绍了ＣＬ５５０处理器的性能特点以及该系统的构成     

兰州重离子加速器控制系统DSP组件设计

针对重离子加速器部分电源的控制要求,进行了分析研究,提出并实现了一种实时、高效、多功能的控制系统。该系统基于数字信号处理器（DSP）和两片现场可编程门阵列（FPGA）芯片相结合的核心处理构架,在系统后端利用PXI总线接口配合FPGA来与工控机箱中的系统控制器和其他控制组件进行大批量数据交互;系统前端利用直接数字频率合成器、模数转换器和数模转换器等器件结合DSP和FPGA中的控制算法及相应控制机制来实现对不同电源控制参数的处理和功率的输出;平台中两组光纤模块也与FPGA相配合实现对同步触发事例等实时数据的收发和调试。     

The parallel processor for the character extraction of digitizing image

ＴｈｅｐａｒａｌｌｅｌｐｒｏｃｅｓｓｏｒｆｏｒｔｈｅｃｈａｒａｃｔｅｒｅｘｔｒａｃｔｉｏｎｏｆｄｉｇｉｔｉｚｉｎｇｉｍａｇｅＨＵＡＮＧＧｕｏｌｉａｎｇ；ＷＵＭｉｎｘｉａｎ；ＪＩＮＧｕｏｆａｎ；ＹＡＯＺｈｏｎｇｂｉｎｇ；ＹＡＮＹｉｎｇｂａｉ（Ｄｅｐｔ．...     

FPGA状态机在多路异步串口通信处理的实时优势

【】 首先简要介绍了异步串口板的通常设计方法,并且提出了这些方法的不足之处,重点阐述了基于FPGA状态机和片上总线的新设计方案,以及该方案的技术优势,随后公布了基于该方案的异步串口板达到的性能指标。通过比较有关应答延迟的试验数据,提出了基于FPGA状态机和基于DSP处理器的异步串口板卡存在明显的处理速度差异问题,并基于两种设计方案,解释了形成差异的原因。最后提出了FPGA状态机对外部总线存储器或端口的访问管理性能大幅超越了任何一款DSP处理器的观点,并对同行提出了类似研发项目的设计建议。     

基于CNN的红外图像边缘检测算法的FPGA实现

提出了一种以现场可编程门阵列为硬件处理器实现基于细胞神经网络的红外图像边缘检测方法.首先利用simulink的算法行为特性搭建红外图像输入模块,获得相关的红外图像头信息并对红外图像像素值范围进行相应变化,然后根据细胞神经网络模板所创建的查找表设计单个细胞元软核,再利用细胞神经网络阵列的规则性和互联的局域性,将单个细胞元软核扩展成细胞神经网络阵列.最后采用modelsim将细胞神经网络阵列与红外图像输入、输出模块相关联,从而达到实时处理的效果.实验结果表明:基于现场可编程门阵列为硬件处理器平台实现的细胞神经网络对红外图像进行边缘检测取得了较好的效果,且与MATLAB软件仿真的结果进行对比得出两者只有极其微小的差别.在Xilinx公司Virtex-6系列的现场可编程门阵列平台上,综合后占用极少资源的情况下得到142.693 MHz的最高频率,并且达到了2.378 Mpixels/sec处理速度.     

基于CNN的红外图像边缘检测算法的FPGA实现

提出了一种以现场可编程门阵列为硬件处理器实现基于细胞神经网络的红外图像边缘检测方法.首先利用simulink的算法行为特性搭建红外图像输入模块,获得相关的红外图像头信息并对红外图像像素值范围进行相应变化,然后根据细胞神经网络模板所创建的查找表设计单个细胞元软核,再利用细胞神经网络阵列的规则性和互联的局域性,将单个细胞元软核扩展成细胞神经网络阵列.最后采用modelsim将细胞神经网络阵列与红外图像输入、输出模块相关联,从而达到实时处理的效果.实验结果表明:基于现场可编程门阵列为硬件处理器平台实现的细胞神经网络对红外图像进行边缘检测取得了较好的效果,且与MATLAB软件仿真的结果进行对比得出两者只有极其微小的差别.在Xilinx公司Virtex-6系列的现场可编程门阵列平台上,综合后占用极少资源的情况下得到142.693 MHz的最高频率,并且达到了2.378 Mpixels/sec处理速度.