基于FPGA的42英寸全色PDP存贮控制电路的实现

从等离子体平板显示器(PDP)的发光原理出发，分析和研究了存贮控制电路的工作原理，提出基于FPGA的电路设计方案，并给出数据整理电路和驱动信号产生电路的具体电路框图，最后给出部分仿真波形．     

语音交互系统中基于Cyclone FPGA的交换机设计

以Cyclone FPGA器件为核心，设计数据交换机．描述了Cyclone器件中LVDS接口、锁相环PLL、片内M4KRAM模块、芯片配置的应用方法和技巧，给出了软件设计思路，并研制了数据下栽线．经实际测试和运行，交换机的各项性能指标达到原设计要求，并具有高可靠性和高性价比．     

基于FPGA的直接序列扩频发射系统研究

现代通信系统尤其是扩频系统需要完成快速复杂的信号处理,对电路的处理速度提出了更高的要求．根据FPGA高速并行的处理能力和完全硬件实现的芯片构架及其系统实现的单片化的特点,在实现过程采用了直接数字频率合成技术（DDS）和并发处理技术,完成了系统的软件仿真和硬件电路设计和实现．仿真和测试的结果表明本系统与传统的实现方式相比,提高了系统的性能和处理速度,较大程度地减少了硬件延时．并且系统功能可以通过程序来修改和升级,具有很大的灵活性．     

基于ARM+FPGA的短波功放数字预失真硬件平台设计

数字预失真技术作为一种功放线性化的关键技术, 可有效提高功放线性度. 为高效实现短波功放数字预失真算法, 改善功放线性度, 设计并实现了一款以ARM+FPGA为核心的短波功放数字预失真硬件平台, 该平台使系统具有更好的可移植性、可重用性和扩展性. 在对设计的整体硬件框架进行阐述的同时, 着重讨论了模拟电路模块的设计, 并分析了短波功放预失真线性化采用的方案. 整机测试结果表明, 设计的新平台能够满足数字预失真的要求.     

基于FPGA的RFID防碰撞算法的硬件实现

采用改进型二进制树搜索算法,优化了二进制树搜索路径、仲裁中断信道传输及高效随机数产生器的设计,用Verilog HDL语言在RTL级对全算法模块进行了描述,并用ModelSim软件进行功能仿真及时序验证,在Stratix EP1S10F484C5器件上进行防碰撞现场可编程门阵列(FPGA)综合,使射频识别技术(RFID)系统兼容基于位碰撞及非基于位碰撞两种识别机制的硬件设计得以实现.实验结果表明:该改进算法执行效率接近50%,比传统算法具有更高的时分多址(TDMA)信号利用率及平均识别效率,能满足多标签的快速准确识别,起到良好的防碰撞作用.     

连接复杂度对非对称FPGA功耗的影响

FPGA因为开发周期短、使用灵活、价格低廉等优点,在嵌入式系统中被广泛应用.随着开发需求的扩大,嵌入有DSP、MCU等宏模块的非对称FPGA应运而生.本文根据非对称FPGA的结构,研究连接复杂度Fc参数对功耗的影响.在不同Fc参数的非对称FPGA结构下对MCNC电路仿真,实验结果表明输入Fc参数在80%,输出Fc参数在70%时,其功耗最低.与Fc参数100%相比,输入Fc参数在80%时,平均功耗减少25.76%,最高功耗减少29.08%;输出Fc参数在70%时,平均功耗减少27.07%,最高功耗减少43.83%.这对低功耗非对称FPGA架构设计有一定的意义.     

基于单片机及FPGA的时码终端系统

本文详细叙述了基于FPGA及单片机，实现时码终端系统的设计方法．该系统可用于对国际通用时间格式码IRIG—B码(简称B码)的解调，以及产生各种采样、同步频率信号，也可作为其它系统的时基和采样、同步信号的基准．     

高频地波雷达可编程同步控制器的FPGA实现

采用FPGA器件对高频地波雷达中的可编程同步控制器进行了设计，在FPGA器件中使用可实时进行雷达波形参数读写的内部存储器，通过对存储的雷达波形参数进行处理后得到了所需的雷达波形，从而实现了同步控制器的可编程性。     

视频图像多分辨率变换IP核

讨论一种兼容多种视频信号模式,且可自动调节分辨率的视频显示控制器IP软核的设计。该软核采用插值算法进行图像处理,利用硬件编程语言VHDL对FPGA进行设计,也可利用小波变换方法对图像处理算法进一步优化。     

多速率Viterbi 译码的FPGA实现

在CDMA移动通信系统中，由于采用可变速率声码器，所以在接收端将采用多速率Viterbi译码算法，文章使用Altera现场可编程门阵列（FPGA）实现了串行多速率Viterbi译码，在实现过程中，采用了完全/截短回朔结合、存储器分裂、流水线控制等优化手段，大大节省了对FPGA内部资源的占用，并充分利用了FPGA的并发性，减少了硬件处理时延。     

基于FPGA 的WIMAX LDPC码编译码器的设计

提出了一种适合于WIMAX标准的所有码长和码率LDPC码的编码器结构,充分利用了校验矩阵的特点降低硬件实现复杂度.设计了一种基于TDMP-NMS算法的码长码率均可配置的支持连续译码的LDPC码译码器,支持该标准中所有码长和码率LDPC码的译码,通过仿真得出了在保证译码器误码率性能前提下的最优量化比特位宽和各码率的最优归一化因子.采用一种新的适合于TDMP算法的动态迭代停止准则,结果表明,所采用的方案有效降低了译码器的资源消耗,提高了吞吐率.     

宽带CDMA系统Viterbi译码器FPGA实现研究

在宽带CDMA(Code Division Multiple Access码分多址)系统中，卷积码约束长度(K=9)较大，译码时延要求较高，如何实现时延短、译码复杂度低、译码存储量少的Viterbi译码器成为新的课题．本文提出了适合FPGA(Field Programmable GateArray现场可编程门阵列)实现的Viterbi路径度量存储器的存储分裂、最优状态的截短回溯、路径信息循环存储等新颖技术，使Viterbi算法既达到了CDMA系统的性能要求，又具有译码时延短、译码存储量少的优点．最后给出了用FPGA实现的Viterbi译码器的实测性能．     

基于VXI总线的电离层探测系统信号源的设计

根据新型电离层斜向返回探测系统的编码调相脉冲压缩、间隔收发体制，采用FPGA和数字上变频器实现了一种适合该体制的、基于VXI总线的信号源模块．具体描述了该模块的设计方法、主要逻辑和时序关系，试验表明，该模块运行可靠，工作方式和参数调整灵活，实现了符合体制要求的射频信号和时序控制信号，满足了新型电离层斜向返回探测系统抗干扰、开放性和易升级的要求。     

基于IBIS模型的仿真分析在SDRAM印刷电路板设计中的应用

针对高速数字视频系统印刷电路板(PCB)设计中由于传输线的高频特性导致的信号完整性问题,通过输入/输出缓冲器信息规范(input/output buffer information specification,IBIS)模型对TI公司提供的TMS320DM642芯片扩展的外部存储器的反射仿真以及对同步动态随机存储器(SDRAM)的时序仿真来优化数字视频系统的PCB的设计.结果表明,使用这些设计方案可以有效地提高信号完整性,从而增强高速数字视频系统的可靠性.