高分辨率大面阵CCD相机的高帧频设计

目前采用高分辨率全帧CCD FTF4052作图像传感器的航拍相机帧频一般不超过1 f/s,不能满足高帧频应用.文章对FTF4052基本驱动电路进行了改进,利用CCD四个输出放大器进行同时输出,使最高帧频达到了3.4 f/s.介绍了四路输出时CCD驱动时序、前端处理电路、直流偏置电路、接口电路等的设计.改进后的驱动电路能满足多种航拍相机的应用要求.     

高帧频CCD相机的抽帧显示技术

针对高帧频CCD相机的输出在普通监视器上不能显示的问题,研究了一种抽帧显示技术,以实现高速实时显示.采用现场可编程阵列(FPGA),将高帧频的图像数据进行行场标准制式的转换.转换后的数据经数模转换器转换成模拟信号,该模拟信号再与符合标准PAL电视制式的复合同步信号相混合,直接输出到普通监视器上显示CCD采集的图像.该显示技术不仅成本相对低廉,而且系统整体轻便,便于非办公室的场合应用.     

高帧频低拖尾帧转移CCD驱动技术

帧转移CCD在先进高光谱遥感技术中具有非常重要的应用价值,而拖尾问题是其在高光谱成像等高帧频应用中存在的最大障碍之一。为了减小拖尾的影响,建立了驱动器、PCB传输线及CCD内部结构一体化的驱动信号传输模型,比传统模型能更准确地预测CCD内部和外部的驱动信号波形;仿真对比了各种典型参数对CCD驱动信号波形的影响,仿真与实测结果具有很好的一致性。根据仿真结果进行了高帧频帧转移CCD驱动电路的优化设计,实现了100 ns的行转移时间,在500 fps的帧频下获得了拖尾系数小于1%的驱动效果,为进一步提高CCD的工作帧频提供了保障。     

基于CPLD的高帧频CMOS相机驱动电路设计

依据Micron公司MI-MV13型高帧频互补金属氧化物半导体(CMOS)图像传感器驱动控制时序关系,设计了高帧频相机驱动控制时序.选用Actel公司复杂的可编程逻辑器件及其开发系统,并利用硬件描述语言实现了驱动时序及控制时序.实验表明,设计的控制驱动时序完全能满足图像传感器的要求.     

基于FPGA的大面阵CCD高帧频驱动电路设计

介绍了Dalsa公司的33M像素大面阵CCD的内部结构,着重分析了该款CCD的驱动时序.针对大面阵CCD图像传感器帧频较低的缺点,设计了基于现场可编程逻辑门阵列的驱动电路.改进了CCD芯片的偏置电压电路,提出了4 路同时输出以提高帧频的电路设计方法,最高帧频可达2.7帧/s ,相比单端输出时的0.7帧/s提高了约4倍.选用FPGA作为核心器件,使用VHDL语言设计驱动时序,在ISE和Modelsim环境下对所设计的驱动时序发生器进行仿真实验.实验结果表明,所设计的驱动电路能够满足大面阵CCD高帧频应用.     

256×256高帧频可见光CCD的研制

采用三相全帧帧转移结构和常规的CCD工艺,设计并研制了一种高速摄像用256×256元高帧频可见光CCD成像器件.器件光敏元采用MOS结构,尺寸为10μm×10μm,4信号抽头输出,占空比100%.测试结果表明,器件工作波长为0.4～1.1 μm,光灵敏度为0.05 lx(峰值波长处,积分时间40 ms),帧速为500帧/秒,动态范围大于等于54 dB,响应非均匀性小于等于2%.     

高帧频64×64元蓝光响应增强CCD

为了实现对快速运动目标的跟踪成像或记录其快速变化的过程,研制了一种高帧频64×64元蓝光响应增强CCD.该器件的存储区采用漏斗形结构以提高其工作频率,光敏元采用多蓝光窗口来提高其蓝光响应,衬底采用较高的电阻率50 Ω·cm从而提高了其红光响应,采用MPP技术来降低暗电流.器件的帧频为2 000 f/s,在450～900 nm波长范围的平均量子效率为45％,动态范围达到15 000∶1,暗电流为30 pA/cm2.     

基于SOPC的高帧频数字图像采集显示系统

为了代替PC机对高帧频数字图像进行实时采集显示,使用片上系统(SOC)和可编程片上系统(SOPC)的设计方法,设计了基于NiosⅡ软核的嵌入式图像采集显示系统。依据系统功能需求设计出系统架构,给出了系统各个功能模块的设计方法,对系统中接口模块的信号时序和图像数据缓存处理架构进行了软件编写及仿真。描述了应用该系统所进行的高帧频图像采集显示实验,并分析了系统性能。实验结果表明:对于帧频高达1 230帧/s、分辨率为128×128的图像源,该系统可以对其进行实时的采集显示。满足了降低成本、节约空间、提高系统稳定性和工作带宽的要求。     

基矛CPLD的高帧频CMOS相机驱动电路设计

依据Micron公司MI-MV13型高帧频互补金属氧化物半导体（CMOS）图像传感器驱动控制时序关系,设计了高帧频相机驱动控制时序。选用Actel公司复杂的可编程逻辑器件及其开发系统,并利用硬件描述语言实现了驱动时序及控制时序。实验表明．设计的控制驱动时序完全能满足图像传感器的要求。     

高帧频大动态范围CMOS图像传感器时序控制电路的设计与实现

本文主要论述了CMOS图像传感器时序控制电路的系统设计和实现方法.针对双采样结构的图像传感器,分析了常用的并行式曝光方式和滚筒式曝光方式两种时序控制方法及其具体实现过程,并根据时序控制电路的功能仿真和在FPGA上的验证结果,对二者进行了比较,证明了这两种方法的可行性.     

KAI-2093型面阵CCD多模式驱动时序设计

针对某航空相机的设计要求,提出了一种可行的多模式驱动时序设计方法。采用柯达公司的KAI-2093行间转移型面阵CCD传感器,结合它的结构特点和双通道数据传输的思想分析了传感器驱动时序关系,提出了3种驱动模式:binning、no-binning和TDI模式。以Altera公司的FPGA芯片EP1C6Q240作为时序发生器并实现数据的缓存和拼接,从而实现了时序发生器与数据处理器的一体化设计。在QUARTUSII7.0开发环境下采用VHDL语言编程,通过Modelsim AE6.1b实现数据缓存器的仿真。实测结果表明,所设计的驱动时序满足KAI-2093的时序要求,binning模式下帧频可达60帧/s,120帧/s等,满足高速跟踪要求;no-binning模式下全帧输出帧频可达30帧/s;TDI模式下能保证CCD长时间工作而不影响成像质量,该设计方法提高了系统的集成度和抗干扰能力。     

高帧频CCD数据采集处理系统的设计

针对某高帧频CCD相机的设计要求,提出一种可行的CCD数据采集处理方法.由FPGA为CCD、A/D变换器提供控制信号,利用多通路数据传输的结构实现了高速图像数据的同步采样,并由高速A/D芯片AD9942实现数据的模/数转换.创新性地将控制信号和数据缓存集成在一片FPGA上,仿真结果能够很好地实现CCD高速数据采集处理.     

FPGA控制下面阵CCD时序发生器设计及硬件实现

在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计.选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述,采用QuARTUSⅡ8.0对所设计的时序发生器进行了功能仿真,并以Altera公司的可编程逻辑器件为核心进行硬件适配...     

基于CPLD的面阵CCD图像传感器驱动时序发生器设计

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD图像传感器驱动时序发生器.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间.     

高速固体摄像器件

介绍高速摄像器件在结构、设计方面的特点及相关电路。     

CCD图像传感器拖尾的研究

对帧转移型CCD的结构进行分析，研究了造成垂直拖尾的原因，找到解决问题的方法。在摄像机系统中运用数字处理技术，实时地降低了垂直拖尾对图像的影响。     

基于FPGA的面阵CCD驱动电路设计

选用Kodak公司生产的大面阵行间转移型CCD（电荷耦合器件）芯片KAI-2093作为数码摄像机的图像传感器,介绍了其内部结构和工作原理,探讨了基于可编程逻辑器件FPGA用于对CCD驱动电路设计的方法和实现途径。基于KAI-2093的驱动时序和VHDL语言,给出了部分驱动时序的程序。结果表明本设计各项参数及指标均符合实际工作需要。此方法也可适用于其他类型的CCD驱动电路的设计。