基于FPGA实现的多种业务数据复接

数字复接技术在数字通信中占有很重要的位置。本文利用FPGA完成了以太网、语音和异步数据的复接。硬件部分由ALTERA公司的Cyclone FPGA系列中的EP1C6Q240C8芯片实现,软件部分及控制模块由Verilog HDL语言编程实现。     

用FPGA实现具有多种数据接口的复分接器

为了提高数据传输设备的传输速率，扩大系统的传输容量，本文设计了一种将两路异步数据、两路话音数据和一路同步数据复接为一路复合数据信号，并在接收端再分离成各个分路信号的复分接器，该复分接器可以满足多种功能需求，有很好的应用前景。     

基于FPGA的PCM30／32路系统信号同步数字复接设计

在现代数字通信系统中,为了扩大信道的传输容量提高信号传输效率,常采用数字复接的技术。在分析了PCM30／32路系统基群信号帧结构的基础上,以EDA综合仿真设计软件QuartusⅡ8．0为开发平台,利用VerilogHDL硬件描述语言进行系统建模,设计了一种基于FPGA的同步数字信号复接系统。经过对系统的功能仿真测试及综合布局布线分析,验证了输入／输出的逻辑关系,实现了系统中在发送端进行数字复接和接收端同步分解还原的设计要求,功能稳定可靠。     

基于FPGA的帧同步数字复接系统设计

论文提出了一种基于FPGA的同步帧数字复接器的设计方法,并详细介绍了该系统的实现方案,仿真结果证明,该方法有效保证了图像数据的完整性,提高了数据交换能力。     

多速率码流同步复接方案设计与实现

采用正／0／负码速调整方法,设计了一种多速率码流同步复接的帧结构方案,并对其相关性能及复接／分接的实现方法进行了详细介绍。     

32kb/s低速异步复接关键参数选取方法

主要提出了低速率散射链路异步复接的关键参数选取方法,结合散射链路低速率特性和工程应用需求,在异步复接中采用正/0/负码速调整技术,通过公式计算推导出帧结构、码速调整和码速时钟恢复等关键参数的工作范围,经试验测试验证了关键参数选取的正确性,为工程实现异步复接提供了理论设计依据,最后提出低速异步复接在散射链路中的重要意义。     

基于FPGA的数字复接系统帧同步器设计与实现

介绍了应用FPGA技术进行帧同步器设计的实现原理、系统框图及设计中需要注意的问题，给出了用VHDL描述的几个模块的源代码。     

一种新的复接技术

对复接技术进行了研究,提出了一种新的复接技术。与最通用的码速调整等准同步复接技术相比,该技术提出了一种新的码速恢复方案。     

用FPGA实现二次群复接器

介绍了用现场可编程逻辑阵列（ＦＰＧＡ）实现数字通信中复接器芯片的一个实例,并总结了采用自顶向下结构和时序同步设计经验。     

基于FPGA的数字复接系统的设计与实现

本文提出了基于FPGA技术实现数字复接系统的设计方案,并介绍了基群与二次群之间的复接与分接的系统总体设计。硬件电路调试证明,该方案是行之有效的。     

一种高速直接数字频率合成器及其FPGA实现

介绍了一种用于QAM调制和解调的直接数字频率合成器,该电路同时输出10位正弦和余弦两种波形,系统时钟频率为50MHz,信号的谐波小于－72dB。输出信号的范围为DC到25MHz,信号频率步长为0．0116Hz,相应的转换速度为20ns,建立时间延迟为4个时种。直接数字合成器（DDFS）采用一种有效查找表的方式生成正弦函数,为了降低ROM的大小,采用了1／8正弦波形函数压缩算法。直接数字频率合成器的数字部分由Xilinx FPGA实现,最后通过数模转换器输出。     

基于FPGA的移相正弦信号发生器的设计

正弦信号发生器作为最基本的电子设备,广泛应用于航空航天控制、通信、电子测量、研究等等。本文介绍了基于FPGA技术,根据正弦信号移相原理,利用matlab/simlink/DSP Builder搭建移相正弦信号模型,采用直接数字频率合成技术(DDS),设计实现了一个频率、相位可控的正弦信号发生器。采用此方法设计的数控移相正弦信号发生器能够产生频率、相位均可数字式预置并可调节的正弦波信号,该数字移相信号发生器的频率、相位、幅度均可预置,分辨率高,精确可调,且可分别用作两路独立的信号发生器使用。采用这种方法设计可控移相信号发生器方便快捷,提高了开发效率,缩短研发周期,而且系统的调试方便,容易修改。     

快速双正弦信号频率估计的FPGA实现

讨论了基于FFT技术的两种快速估计双正弦信号频率算法,分析了它们的原理,给出了用FPGA实现的流程图。最后通过FPGA的硬件时序仿真,验证了频谱重心法的有效性。     

FPGA在雷达信号跟踪器中的应用

雷达信号跟踪器是探测定位装置的重要组成部分。叙述了FPGA的结构特点和设计流程，讨论了利用FPGA设计雷达信号跟踪器的要点。模块化设计的系统，使其集成度和灵活性都有了很大的提高。     

基于FPGA估计基带BPSK信号带宽

在电子侦察中由于没有先验知识,需要对其参数进行估计,而其中基带信号带宽也是重要参数之一.文章旨在通过利用FPGA的数字信号高速处理能力,验证其在盲估计信号参数方面的可行性.选取了典型的估计BPSK信号[1]带宽作为例子.通过利用FPGA实现一种简单的算法最终较快速的估计出TBPSK信号的带宽.     

面向异步视频的嵌入式图像处理系统设计

在此设计出一种基于DSP-kFPGA技术的面向异步视频的嵌入式图像处理系统,以一种灵活的架构避免了帧间不同步方法对双口RAM显存的需求,既能够保证图像输出质量,又有利于提升图像处理的性能指标。系统以FPGA为核心,连接DSP和4片帧存,通过帧存的循环复用将缓存和显存融合起来,省略了数据搬运的环节。当输入帧频小于输出帧频时,从系统总体的角度分析帧存的状态转换规律;当输入帧频大于输出帧频时,从单个帧存的角度分析帧存的状态转换规律,并给出了可鳊程逻辑设计的源程序。该方案已在产品中应用,通过升级能够满足更高的技术要求。     

基于FPGA和DDS技术的信号发生器设计

分析了DDS技术的基本原理和基本结构,介绍了一种基于FPGA的DDS信号发生器设计方法。以FPGA芯片EP2C35F672C8为核心器件,辅以必要的模拟电路,在Quartus II9.0平台下实现系统设计的综合与仿真。实验测试表明该信号发生器输出的波形具有平滑、稳定度高和相位连续等优点,具有一定的工程实践意义。     

基于FPGA的DES加密算法实现

在分析DES加密算法的基础上,利用流水线技术和分时复用技术,设计了两种流水线结构和复用结构的DES加密算法电路,功能仿真正确,并以Xilinx FPGA为实现基础,结合纯组合逻辑结构,分析对比上述几种方案在速度和资源方面的优劣。其中最快一种实现方案最高时钟频率可达139 MHz,加密速度达到8.9 Gbit·s^-1