基于FPGA的VME总线接口的设计与实现

介绍了一种用现场可编程门阵列（FPGA）实现虚拟机器环境（VME）总线接口的设计方法。该设计采用Al-tera公司的高密度的Stratix系列的FPGA来实现,给出了相应的程序设计原理和实现框图,重点论述了基于FPGA的VME总线接口设计原理和仿真,设计结果得到了实践的检验。     

基于FPGA的ARM并行总线研究与仿真

通过EP2C20Q240器件和LPC2478处理器,研究ARM应用系统外部并行总线的工作原理和时序特性,以及在FPGA中进行双向总线设计的原则,设计并实现了FPGA并行总线。借助Quartus II仿真工具,对FPGA并行总线进行了时序仿真,并用SignalTap II逻辑分析仪进行在线测试,验证设计的正确性。     

基于FPGA的CAN总线控制器设计

使用Verilog HDL硬件描述语言完成了对CAN总线控制器的设计,能够实现符合CAN2.0A协议的所有功能.本总线控制器的外部接口采用Altera公司开发的Avalon总线接口,增强了控制器的应用灵活性.本设计使用Modelsim软件完成了功能仿真和时序仿真.     

改进的FPP方式FPGA配置电路及其应用

文章通过对常规FPP方式配置电路的分析,从加快配置速度的角度提出了一种由CPLD一次 读取多个数据,以分时的方式传榆给FPGA的配置电路,并介绍了该配置电路在ICR环境中的应用。     

基于单片机的Cyclone系列FPGA配置方法

本文讨论了Cycione系列器件的不同配置方法，提出一种单片机结合FLASH存储器的被动串行配置方案。     

基于FPGA的1553B总线接口设计与验证

为降低成本,提高设计灵活性,提出一种基于FPGA的1553B总线接口方案;采用自顶向下的设计方法,在分析1553B总线接口工作原理和响应流程的基础上,完成了接口方案各FPGA功能模块设计;对关键模块编写VHDL代码,并采用Active-HDL软件进行了仿真;以Virtex-5 FPGA开发板和PC机为验证平台,在FPGA中分别模拟BC与RT,在PC机指令下进行了BC与RT功能模块间的收发测试,结果表明系统能在协议规定的1 MHz数据率下稳定运行;同时,为提升接口性能,采用光纤代替传统电缆传输介质,利用FPGA内嵌Rocket IO内核进行了传统1553协议数据的光纤传输,速率可达3 Gb/s以上。     

基于1553B总线协议的解码器设计和FPGA实现

文章通过对1553B总线协议的研究,结合现代EDA技术,介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B总线协议用的manchesterⅡ型码解码器的方法.通过采用Verilog HDL硬件描述语言和原理图混合输入法,使设计简洁有效.通过QuartusII开发软件对设计进行了时序约束和分析,最后给出了时序仿真...     

FPGA的配置和实现

本文以XILINX公司的Vtrtex系列FPGA为例，介绍了FPGA配置的原理、配置管脚以及各种模式的详细配置过程，并详细介绍了CPLD＋并行EPROM和串行菊花链的配置方法。     

基于FPGA的图像裁剪电路的设计与实现

本文提出了一种基于FPGA的图像裁剪电路的设计方法,利用像素的抽取改变图像的分辨率,从而达到图像裁剪的效果。与传统的方法相比,这种方法简单易行,开发成本低,图像的清晰度能满足一定的要求。此方法数据处理速度快,尤其适用于动态图像的处理。     

一种可靠的FPGA动态配置方法及实现

现场可编程逻辑门阵列(FPGA)在通信系统中的应用越来越广泛。随着通信系统的复杂化和功能多样化,很多系统需要在不同时刻实现不同的功能,多数场合需要FPGA能够支持在线动态配置;在某些安全领域,需要对FPGA程序进行加密存储、动态升级。这里根据应用趋势提出了一种基于CPU+CPLD的可靠的FPGA动态加载方法。该方法具有灵活、安全、可靠的特点,在通信电子领域具有一定的参考价值。     

FPGA配置SRAM设计技术

首先分析了配置SRAM在SRAM型FPGA中的作用,介绍了配置SRAM的单元结构及在设计中的要点。设计实现了一种基于65 nm工艺的SRAM结构,并针对读写能力、功耗、噪声给出相应的仿真结果。此电路结构具有低功耗、抗噪声能力强的优点,已被应用于FPGA设计中并流片成功。     

FPGA配置过程监控系统设计

为了解决系统上电后FPGA应用程序配置失败的问题,设计了FPGA配置过程监控系统。深入分析了FPGA配置的工作流程,阐述了FPGA配置监控系统的核心监控电路、监控软件的设计思想、代码实现及仿真验证过程。最后,用MATLAB对实验数据进行分析处理,得出了FPGA器件的配置失败率和失败曲线以验证设计的可行性和优越性。实验结果表明:利用该系统可以使FPGA配置成功率达到100%,比传统设计方法的FPGA配置成功率提高了0.041%,满足了系统对FPGA配置应用程序成功率高、可靠性强的要求。应用结果显示,FPGA配置监控系统能及时监测出FPGA配置过程所出现的异常,判断分析出问题的根源,最终使FPGA应用程序在系统一次性上电后配置成功。     

基于单片机实现FPGA的加载配置

讨论了基于SRAM技术的FPGA可编程逻辑器件的编程方法，并以Altera公司FLEX10系列器件为例，提出一种利用单片机时可编程逻辑器件进行在系统配置方案。该方案成本低廉、简单易行，能在系统复位或上电时自动时器件编程，有效地解决了基于SRAM的FPGA器件掉电易失性问题。     

一种基于FPGA加速配置的设计

随着设计工艺的飞速发展,FPGA的规模也越做越大,对FPGA的配置速度提出了更高的要求。基于FPGA,采用先配置空闲资源配置位、再配置需用资源配置位的策略,设计了地址解析模块、数据移位寄存器、控制系统等模块,完成了加速配置的设计,其配置速度快,配置数据小,兼容性强。通过数字仿真波形分析,验证了设计方法的可行性和正确性。     

桌面共享组播软件的设计及实现

本文利用组播（multicast)方式，成功实现了点对多点的桌面共享。     

伪随机交织器的FPGA设计与实现

首先分析了伪随机交织器在Turbo码中的重要作用,讨论了交织器的设计准则,给出了一种采用m序列的伪随机交织器的硬件电路实现方案。设计中利用Matlab平台上的DSPBuilder工具实现伪随机算法,并基于开发软件QuartusII进行了程序设计、功能仿真和综合。该交织器具有易于实现、占用硬件资源少、适应数据可靠性传输等优点。     

改进型DDS的设计及FPGA实现

阐述了直接数字频率合成(DDS)技术的工作原理、电路结构及设计的思路和实现方法.利用FPGA芯片及D/A转换器,采用4级流水线结构和ROM数据压缩等优化技术,设计实现了一个频率、相位可调的正弦信号发生器,取得了较好的整体性能,得到了较理想的波形和较好的频谱.     

直接数字频率合成器的设计及FPGA实现

直接数字频率合成器(DDS)通常使用查表的方法实现相位和幅值的转换，文章介绍了一种基于CORDIC算法的DDS。CORDIC算法在三角函数合成上有着广泛的用途，作者从DDS的一般结构和CORDIC算法的基本原理出发．深入探讨了基于CORDIC算法的DDS各部件的结构和FPGA实现。     

FPGA高性能查找表的设计与实现

从电路角度探讨了查找表(LUT)实现原理,基于双相不交叠时钟,设计实现了一种LUT,能高效地完成移位寄存器与RAM的功能扩展。基于SMIC0.25μmCMOS工艺优化设计了对应的版图,给出了相应的HSPICE仿真结果。此电路结构增强了逻辑块的性能,提高了FPGA的整体效率与灵活性,已被应用于FPGA的设计中。