基于0.13 μm SiGe BiCMOS工艺的Ka波段低噪声放大器的设计

介绍了一款基于SiGe BiCMOS工艺的Ka波段低噪声放大器(LNA)的设计与测试。分析了毫米波频段硅基集成电路的匹配设计方法,给出了HBT晶体管电流密度与噪声系数的关系,以及最佳噪声偏置点的选取方法。并基于以上方法设计了单级共基共射低噪声放大器,LNA芯片基于Global Foundry 8HP工艺流片验证。测试结果表明,该LNA实现了30~40GHz的-1dB带宽、小于3.5dB的噪声系数以及6.2dBm的1dB压缩输出功率(P-1dB);输入输出反射系数均小于-15dB,中心频率(35GHz)处增益为7.2dB(单级),LNA的直流电流为6.7mA,电源电压为1.8V。     

1.5GHz BiCMOS级间电感匹配低噪声放大器设计

在一个无线接收系统中，为了获得良好的总体系统性能，需要一个性能优越的前端，而低噪声放大器（LNA）就是前端的一个重要组成部分。     

23～47GHz 宽带BiCMOS 低噪声放大器设计

针对不同国家标准对5G 高频段的不同频率需求,设计了一款超宽带低噪声放大器,频率覆盖23～47GHz。采用T 型电感并联峰化技术,实现对传统电感并联峰化机构的带宽扩展,在相同功耗下,带宽可大幅提升。该放大器采用0.13 μm BiCMOS 工艺设计实现,芯片面积0.42 mm×0.85 mm。测试结果表明,该低噪放在频率23～47GHz 范围内,增益大于22 dB,S11 和S22 均小于- 7dB,噪声系数2.6～3.8 dB,输入1 dB 压缩点大于-15 dBm,在1.2 V电源电压下,芯片整体功耗仅12 mW。     

一种基于共面波导的0.14 THz低噪声放大器设计

为解决低噪声放大器设计中过渡电路的实现问题,对基于共面波导的波导-平面电路过渡形式进行改进和优化,设计了一种工作频率为0.14 THz,带宽10 GHz的低噪声放大器。通过仿真,得到了输入输出回波损耗小于-27 dB,插入损耗小于0.1 dB 的结果。此种方法能够很好地实现信号在不同传输线形式间的转换,并得到了无源测试验证。     

基于0.35µm SiGe BiCMOS工艺的2.4GHz功率放大器

本文报道了基于0.35µm SiGe BiCMOS工艺的2.4GHz功率放大器的设计。为了降低PCB上的寄生效应,提高电路稳定性和增益,设计了带台面的金属板使芯片通过台面接地而避免通过PCB过孔接地。另外,输出匹配网络中采用了低通匹配形式,提高了电路的线性度和功率输出能力。在2.4GHz,测得1dB压缩点输出功率为15.7dBm,线性增益为27.6dB,S11和S22分别低于-7dB和-15dB。     

一种用于多模宽带无线接收机的2.1-6GHz频段锗硅BiCMOS低噪声放大器设计

本文提出了一种带ESD保护的,用于多模宽带无线接收机的锗硅BiCMOS低噪声放大器。该放大器基于0.18μm锗硅BiCMOS工艺实现,覆盖频率范围达到2.1-6GHz。经过优化噪声模型及电路分析设计,最终的测试结果表明,在整个带宽上低噪声放大器的增益达到12dB,输入三阶交调点为在6GHz处-8dBm,噪声系数为2.3～3.8dB。电路供电电压为2.5V,总功耗为8mW,ESD保护电路可以提供2kV的人体击穿模型电压。     

2.45 GHz 0.18 μm全差分CMOS低噪声放大器设计

设计了一个基于TSMC 0.18 μm CMOS工艺的2.45 GHz全差分CMOS低噪声放大器.根据电路结构特点,采用图解法对LNA进行功耗约束下的噪声优化,以选取最优的晶体管栅宽;设计了仅消耗15 μA电流的偏置电路;采用在输入级增加电容的方法,在改善输入匹配网络特性的同时,解决了栅极电感的集成问题.仿真结果表明:LNA噪声系数为1.96 dB,功率增益S_(21)超过20 dB,输入反射系数S_(11)和输出反射系数S_(22)分别小于-30 dB和-20 dB,反向功率增益S_(12)小于-30 dB,1 dB压缩点和三阶互调输入点IIP3分别达到-17.1 dBm和-2.55 dBm,整个电路在1.8 V电源下功耗为22.4 mW.     

一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论.该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex.电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真.仿真结果表明:电路在1.2V电源电压下的功耗小于7 mW,噪...     

一种新型2.4 GHz SiGe BiCMOS低噪声放大器

基于窄带低噪声放大器理论,设计了一种2.4 GHz,具有低功耗、低噪声和良好匹配性等优点的新型BiFET结构SiGe BiCMOS低噪声放大器。采用TSMC 0.35μm SiGe BiCMOS工艺库,利用SpectreRF软件的仿真结果显示,该电路具有2.27 dB低噪声系数,11.5 dB正向增益;2 V工作电压下,其功耗仅为6.1 mW。研究结果表明,该低噪声放大器在射频蓝牙系统中具有一定的应用前景。     

26-40GHz单片微波集成低噪声放大器研究

采用法国OMMIC公司70nm GaAsm HEMT工艺,设计实现一款26-40GHz单片微波集成(MMIC)低噪声放大器,该电路采用四级级联结构,仿真结果表明:在工作频段内增益达到29dB,输入回波损耗优于-10dB,输出回波损耗优于-15dB。     

1GHz 2μm双极低噪声放大器设计

给出了采用2μm双极工艺实现对1GHz低噪声放大器进行设计的具体方案。并用Ansoft公司的Designer软件进行了设计仿真，利用该方案设计的放大电路十分简单，可满足一定增益（8 dB）且其起伏度小于0.5dB．同时，该放大器的噪声也很低．在1GHz时．其带宽在100MHz内的噪声小于0.75dB。     

声频放大器低噪声化的设计

本文首先从低噪声放大器设计的基本原理和方法入手，对晶体管放大器的噪声模型（Ｅｎ－Ｉｎ模型）做了分析，并以实现放大器低噪声化为出发点，阐述了具体设计的几个过程，最后对级联放大器的低噪声设计进行探讨。本文并非从工程设计的角度全面论述低噪声设计的各个方面，而是仅就低噪声设计中需要考虑的一些问题做一概述，从而为一些有志于音响工作的人们研究低噪声系统的设计问题提供方便。     

12~18 GHz GaAs MMIC低噪声放大器设计

采用GaAs工艺设计了一个12~18 GHz毫米波单片集成电路(MMIC)低噪声放大器(LNA)。采用三级单电源供电放大结构,运用最小噪声匹配设计、共轭匹配技术和负反馈结构,同时满足了噪声系数、增益平坦度和输出功率等要求。仿真表明：在12~18 GHz的工作频带内,噪声系数为1.15~1.41 dB,增益为27.9~29.1 dB,输出1 dB压缩点达到15 dBm,输入、输出电压驻波比(VSWR)系数小于1.72。     

低功耗限制的级间匹配型2.45GHz低噪声放大器设计

文章在分析传统LNA结构的基础上,针对其存在的两个问题,提出了相应的改进方法,并用chartered0.35umRFCMOS工艺设计了一个工作于2.45GHz的LNA.改进之一是在共源共栅管之间加一匹配电感,抑制共栅管对噪声系数的影响,使噪声系数从1.759dB降低为1.63dB,增益从32.36dB增大到36_31dB.之二是在输入管的栅源之间加一电容,保证了在功耗降低的情况下,仍然能同时满足功率和噪声匹配要求,使噪声系数基本保持不变.     

SiGe HBT超宽带低噪声放大器设计

采用ADS软件设计并仿真了一种应用于UWB标准的低噪声放大器。该低噪声放大器基于JAZZ 0.35μmSiGe工艺,工作带宽为3.1～10.6GHz。电路的输入极采用共发射极结构,利用反馈电感来进行输入匹配,第二级采用达林顿结构对信号提供合适的增益。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1～10.6GHz带宽内,放大器的电源电压在3.3V时,噪声系数低于2.5dB,增益大于24dB,功耗为28mV,输出三阶交调为17dBm。     

0.2μm GaAs PHEMT3.1~10.6GHz宽带低噪声放大器设计

采用OMMIC公司提供的0.2μm GaAs PHEMT工艺(fT=60 GHz)设计并实现了一种适用于宽带无线通信系统接收前端的低噪声放大器。在3.1~10.6 GHz的频带内测试结果如下:最高增益为13 dB;增益波动<2dB;输入回波损耗S11<-11 dB;输出回波损耗S22<-16 dB;噪声系数NF<3.9 dB。5 V电源供电,功耗为120mW。芯片面积为0.5 mm×0.9 mm。与近期公开发表的宽带低噪声放大器测试结果相比较,本电路结构具有芯片面积小、工作带宽大、噪声系数低的优点。     

2.4 GHz高增益极低噪声放大器设计

基于ADS仿真技术,提出了微带线代替电感的负反馈方式,保证电路稳定性的同时,采用微带线代替电感、电容实现放大器的匹配,方便调试并节省了成本。经过优化与调试,最终设计了一种2.4 GHz频段极低噪声高增益的低噪声放大器。实测结果与仿真结果保持一致,在2.4 GHz~2.5 GHz范围内,驻波比VSWR≤1.45,增益GAIN≥12 d B,噪声系数NF≤0.63。高增益极低噪声放大器用于WLAN系统,能提高通信距离和通信容量,改善通信质量。     

0.13微米CMOS双通道超宽带低噪声放大器设计

本文设计了一款超宽带低噪声放大器,并对设计流程进行分析仿真.该低噪放采用双通道结构,有效的输入阻抗匹配、平稳的增益和低噪声等性能可以同时实现.应用ADS工具TSMC 0.13μm CMOS工艺库的仿真结果表明,其最大功率增益为14.2dB,在8GHz频点的IIP3为-4dBm,输入、输出反射系数分别小于-10.2dB和-10.89dB,噪声指数单调下降到1.46dB,并且总功耗和带内最大增益摆幅较低.     

220GHz低噪声放大器研究

基于IHP锗硅BiCMOS工艺,研究和实现了两种220 GHz低噪声放大器电路,并将其应用于220 GHz太赫兹无线高速通信收发机电路。一种是220 GHz四级单端共基极低噪声放大电路,每级电路采用了共基极（Common Base, CB）电路结构,利用传输线和金属-绝缘体-金属(Metal-Insulator-Metal, MIM)电容等无源电路元器件构成输入、输出和级间匹配网络。该低噪放电源的电压为1.8 V,功耗为25 mW,在220 GHz频点处实现了16 dB的增益,3 dB带宽达到了27 GHz。另一种是220 GHz四级共射共基差分低噪声放大电路,每级都采用共射共基的电路结构,放大器利用微带传输线和MIM电容构成每级的负载、Marchand-Balun、输入、输出和级间匹配网络等。该低噪放电源的电压为3 V,功耗为234 mW,在224 GHz频点实现了22 dB的增益,3 dB带宽超过6 GHz。这两个低噪声放大器可应用于220 GHz太赫兹无线高速通信收发机电路。     

基于IBM SiGe BiCMOS工艺5PAe的2GHz功率放大器设计

采用IBM公司刚刚推出试用的0.35μm SiGe BiCMOS开发性工艺5PAe设计并实现了一个2GHz功率放大器.该放大器采用两级单端结构,除集电极扼流电感外,其余元件全部片上实现,具有集成度高、结构简单的特点.通过在管子基极和匹配电感中串联电阻,实现了全频段稳定.键合测试表明,在所有电源电压下电路均能稳定工作.在VC=3.5V,VB=6V,f=2.0GHz时,小信号增益为20.8dB,输入输出反射系数分别小于-17和-16dB,Pout-2dB约为24dBm.而在输出功率为25.1dBm时,功率附加效率达到21.5%,二次和三次谐波分别小于-45和-52dBc,因而具有较好的线性度.