首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 31 毫秒
1.
通过对GaAs/AlGaAs异质结电荷注入晶体管结构和工艺的探索研究,以及对器件工作特性的测量分析,在理论上给出了器件过程的物理机制,并对器件结果提出了进一步的改进措施.  相似文献   

2.
使用稀土铒作为吸杂剂可以有效地减少背景载流子浓度达一个数量级以上,和传统工艺条件相比生长溶液的烘烤时间从60~70小时减至3~4小时,同时获得了高纯度的铟镓砷外延层和高质量的异质结.用于光晶体管使其光增益高达4000,和未使用铒吸杂剂相比增加近3倍.  相似文献   

3.
在分析单电子晶体管(Single Electron Transistor,SET)I-V特性基础上,阐明了背景电荷对SET I-VGS特性和I-VDS特性的影响,并针对SET工作的不同情况,提出了解决背景电荷问题的几种不同方法。举例说明了其中的一种抑制SET积分器电路背景电荷的方法,仿真结果证实了其有效性。文中所提出的解决背景电荷问题的方法同样适用于其它SET电路。  相似文献   

4.
5.
应变层InGaAs/AlGaAs调制掺杂场效应晶体管   总被引:1,自引:0,他引:1  
  相似文献   

6.
报道了第一支0.25um栅长n型Si/SiGe调制掺杂场效应晶体管的制作和器件特性结果,器件用于超高真空/化学汽相淀积(UHV/CVD)制作的器件,在300K(77K)下,应变Si沟道的迁移率和电子薄层载流子的深度为1500(9500)cm2/V.s和2.5×10^12(1.5*10^10)cm^-2,器件电流和跨导分别为325mA/mm和600mS/mm,这些值远优于Si MESFET,它们可与所获得的GaAs/Al-GaAs调制掺杂晶体管的结果相媲美。  相似文献   

7.
林绪伦 《半导体学报》1995,16(10):754-758
对于硅NPN晶体管中新型的收集区局部掺杂结构以及常规的收集区均匀掺杂结构,本义采用数值分析,计算出这两种结构的晶体管内部的电势及电场的:二维分布.结果表明:在常规结构中,其浓硼扩散结的弯曲边缘处存在着电场集中效应,收集极雪崩出穿电压BVcbo深受这种效应的影响.而在新型结构中,上述电场集中效应不复存在,其收集极雪崩击穿电压BVcbo获得了明显的改善.  相似文献   

8.
单电子晶体管研究进展   总被引:1,自引:0,他引:1  
文章介绍了单电子晶体管的产生背景、工作原理、最新的制备工艺、计算机数值模拟和存在的问题,并对其应用前景进行了展望。  相似文献   

9.
本文对非线性双极晶体管的模型进行了研究,非线性晶体管模型对微波CAD和无线电系统仿真都是非常关键的。本文采用等效电路模拟非线性双极晶体管,给出了等效电路模型及模型参数,并用这些参数描述了非线性双极晶体管工作过程中的直流特性和各种效应:基区宽度调制效应、电荷储存效应;正向电流增益(BF)随电流的变化以及温度的影响等。为准确地建立不同用途双极晶体管的模型提供了依据。  相似文献   

10.
研究了砷注入多晶硅发射极晶体管的直流特性,并与采用常规平面工艺制作的晶体管性能的进行比较。结果表明多晶硅发射极晶体管具有较高的发射效率,高的电流能力,改善了EB击穿和CB击穿,电流增益依赖于淀积多晶硅前的表面处理条件。  相似文献   

11.
冯光涛  倪昊 《微电子学》2014,(4):515-518
对亚100 nm硅集成技术融合趋势进行了展望。各项新技术使MOSFET器件可以按比例缩小到10 nm以下节点,让摩尔定律在未来很长时间继续有效。另一方面,随着硅通孔等技术的日益成熟,器件、芯片、晶圆和介质层之间将以各种灵活的方式进行互连,实现各式各样的三维硅集成。在摩尔定律指引下的器件小型化技术、沿着后摩尔定律方向的三维硅集成技术,以及两者之间的相互融合,是亚100 nm硅集成技术的发展方向。  相似文献   

12.
亚100nm SOI器件的结构优化分析   总被引:2,自引:2,他引:0  
分析了SOI器件各结构参数对器件性能的影响,给出了器件各结构参数的优化方向,找出了可行硅膜厚度和可行沟道掺杂浓度之间的设计容区.在部分耗尽与全耗尽SOI器件的交界处,阈值电压的漂移有一个峰值,在器件设计时应避免选用这一交界区.此外,随着硅膜厚度的减小,器件的泄漏电流随着沟道掺杂浓度的不同,有一个极小值.通过模拟分析发现,只要合理选择器件的结构参数,就能得到性能优良的SOI器件  相似文献   

13.
分析了SOI器件各结构参数对器件性能的影响,给出了器件各结构参数的优化方向,找出了可行硅膜厚度和可行沟道掺杂浓度之间的设计容区.在部分耗尽与全耗尽SOI器件的交界处,阈值电压的漂移有一个峰值,在器件设计时应避免选用这一交界区.此外,随着硅膜厚度的减小,器件的泄漏电流随着沟道掺杂浓度的不同,有一个极小值.通过模拟分析发现,只要合理选择器件的结构参数,就能得到性能优良的SOI器件.  相似文献   

14.
利用"局域化"的概念和二维泊松方程的解析解,建立了沟道方向上二维量子效应对阈电压的修正模型.基于密度梯度理论,建立了多晶硅栅内量子效应对阈电压的修正模型.在此基础上,结合弹道理论,开发了一个适用于亚100nm MOSFET的集约I-V模型.通过与TSMC提供的沟长为45nm实际器件测试结果[1],以及与三组亚100nm MOSFET的数值模拟结果的比较,证明了该模型具有良好的精度(平均误差小于8%)和可延伸性.  相似文献   

15.
利用“局域化”的概念和二维泊松方程的解析解,建立了沟道方向上二维量子效应对阈电压的修正模型.基于密度梯度理论,建立了多晶硅栅内量子效应对阈电压的修正模型.在此基础上,结合弹道理论,开发了一个适用于亚100nm MOSFET的集约I-V模型.通过与TSMC提供的沟长为45nm实际器件测试结果,以及与三组亚100nm MOSFET的数值模拟结果的比较,证明了该模型具有良好的精度(平均误差小于8%)和可延伸性.  相似文献   

16.
使用三维模拟软件对具有FINFET的多栅结构(主要是双栅和三栅)进行了模拟.对比了双栅和三栅的I-V特性.发现三栅的特性要优于双栅;减小FIN宽度(即两个侧栅之间的距离),双栅和三栅结构特性之间的差距变小.  相似文献   

17.
亚100nm多栅MOSFET的三维模拟   总被引:1,自引:0,他引:1  
使用三维模拟软件对具有FINFET的多栅结构(主要是双栅和三栅)进行了模拟.对比了双栅和三栅的I-V特性.发现三栅的特性要优于双栅;减小FIN宽度(即两个侧栅之间的距离),双栅和三栅结构特性之间的差距变小.  相似文献   

18.
短沟道效应是MOS器件特征尺寸进入Sub-100nm后必须面对的关键挑战之一。Halo结构能够有效地抑制短沟道效应,合理的Halo区掺杂分布会极大地改善小尺寸器件性能。文中采用器件和工艺模拟工具ISE-TCAD研究形成Halo结构的工艺参数对器件性能的影响,并进行优化。分析表明,Halo注入角度、能量和剂量的增大会提高器件的阈值电压和开关比,降低泄漏电流和阈值漂移,有效抑制SCE、DIBL效应,但同时也会部分地降低驱动能力,即Halo注入参数对器件性能的影响不是简单的线性关系,需要根据具体条件寻求优化值。  相似文献   

19.
用二维模拟软件 ISE研究了典型的 70 nm高 K介质 MOSFETs的短沟性能 .结果表明 ,由于 FIBL 效应 ,随着栅介质介电常数的增大 ,阈值电区减小 ,而漏电流和亚阈值摆幅增大 ,导致器件短沟性能退化 .这种退化可以通过改变侧墙材料来抑制  相似文献   

20.
用二维模拟软件ISE研究了典型的70nm高K介质MOSFETs的短沟性能.结果表明,由于FIBL效应,随着栅介质介电常数的增大,阈值电区减小,而漏电流和亚阈值摆幅增大,导致器件短沟性能退化.这种退化可以通过改变侧墙材料来抑制.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号