共查询到20条相似文献,搜索用时 76 毫秒
1.
基于标准0.35 μm CMOS工艺,提出一种快速瞬态响应的高稳定性LDO,其中包括带瞬态增强的类密勒补偿电路。带瞬态增强的类密勒补偿方式具有补偿方便、功耗较低等优点。根据该结论,使用带瞬态增强的类密勒补偿电路可以实现LDO的快速瞬态响应和宽负载宽电压下的环路稳定。采用Cadence EDA工具Spectre进行仿真,结果表明:在整个电压和负载变化范围内,环路增益至少为60 dB,相位裕度至少为75.8°,环路稳定;负载从10 μA跳变至200 mA(tr=1 μs)时,输出上冲/下冲电压小于100 mV,建立时间为1.4 μs;电源电压抑制比(PSRR)约为70 dB@1 kHz;负载调整率为7.75‰,线性调整率为0.7‰,静态功耗约为60 μA。 相似文献
2.
设计了一种片上集成的高精确度、低功耗、无片外电容的低压差线性稳压器(LDO)。采用一种新型高精确度、带隙基准电压源电路降低输出电压温漂系数;采用零功耗启动电路和支路较少的摆率增强模块降低功耗,该电路采用CSMC 0.5 μm CMOS工艺。经过Cadence Spectre仿真验证,输出电压为3.3 V,在3.5~5.5 V范围内变化时,线性调整率小于0.3 mV/V,负载调整率小于0.09 mV/mA,输出电压在-40~+150 ℃范围内温漂系数达10 ppm/℃,整个LDO消耗17.7 μA的电流。 相似文献
3.
4.
基于0.13μm工艺设计的低功耗无片外电容LDO,文中采用动态自偏置技术使电路根据负载变化,提供不同的偏置电流,实现两级和三级结构下相互转化。电路采用Cascode Miller补偿,实现高稳定性。输出端加入过冲抑制电路,优化瞬态响应。仿真得到压差电压为57 mV;在-55~125℃范围内,温漂系数为27 ppm/℃;在电源电压1.2~3.3 V和负载100 nA~50 mA的变化范围内,线性调整率为0.452 mV/V,负载调整率为0.074 mV/mA。满载50 mA和电源电压1.2 V时,电源抑制比-53 dB@100 kHz,环路相位裕度大于60°。负载100 nA时静态电流2.5μA。负载瞬态响应结果展示过冲电压小于50 mV,建立时间约420 ns。此电路可调节性强,作为低功耗芯片,有着优秀的稳定性,适用于便携式产品。 相似文献
5.
基于UMC40nm工艺,设计了一种为数字电路供电的LDO线性稳压器,输出电压为1.1V.该电路工作在大负载电流和小负载电流两种模式下.对LDO的基本原理进行了分析,详述了关键电路的设计,最后通过cadence spectre仿真验证了设计的可行性.低功耗模式下,静态电流可以低至3.75uA.全负 、载范围内,增益可达6... 相似文献
6.
在传统无电容型LDO的基础上,设计了一种带瞬态增强的无电容型LDO。采用频率补偿方案,有效减小所需的片上补偿电容,节约了芯片面积。采用了过冲/下冲检测电路,用于检测负载瞬间变化时输出电压的变化,通过调节功率管栅极电压,提升了LDO的瞬态响应速度。采用0.13 μm标准CMOS工艺,对设计的瞬态增强无电容型LDO进行仿真验证。结果表明,片上补偿电容为2 pF时,系统静态电流为30 μA,当负载在1 μs内从1 mA变化到50 mA时,输出电压过冲为88 mV,下冲为50 mV,与不带过冲/下冲检测电路的LDO相比,分别提高了56%和54%。 相似文献
7.
8.
9.
提出了一种稳定性高、瞬态特性良好、无片外电容的低压差线性稳压器(LDO)。采用推挽式微分器检测负载瞬态变化引起的输出电压变化,加大对功率管栅极寄生电容的充放电电流,增强系统的瞬态响应能力;在误差放大器后接入缓冲级,将功率管栅极极点推向高频,并采用密勒电容进行频率补偿,使系统在全负载范围内稳定。基于TSMC 65 nm CMOS工艺进行流片,核心电路面积为0.035 mm2。测试结果表明,最低供电电压为1.1 V时,压降仅为100 mV,负载电流1 μs内在1 mA和150 mA之间跳变时,LDO的最大输出过冲电压与下冲电压分别为200 mV和180 mV。 相似文献
10.
11.
设计了一款无片外电容低压差线性稳压器(LDO),与传统的LDO相比,此LDO消除了传统结构中所需的片外电容,可更好地应用于全集成低功耗的片上系统(SoC)中。针对无片外电容LDO没有外部等效零点补偿这一特点,采用一种折叠输入推挽输出误差放大器结构,结合密勒补偿以及一阶RC串联零点补偿两种方案,有效地改善了无片外电容LDO的稳定性。电路采用SMIC0.18μm CMOS工艺实现,面积为0.11 mm2,最大负载电容100 pF,输入电压为1.8 V时,输出电压为1.5 V,静态电流31.8μA,压差为160 mV。 相似文献
12.
设计了一种基于0.25μm CMOS工艺的低功耗片内全集成型LDO线性稳压电路。电路采用由电阻电容反馈网络在LDO输出端引入零点,补偿误差放大器输出极点的方法,避免了为补偿LDO输出极点,而需要大电容或复杂补偿电路的要求。该方法电路结构简单,芯片占用面积小,无需片外电容。Spectre仿真结果表明:工作电压为2.5 V,电路在较宽的频率范围内,电源抑制比约为78 dB,负载电流由1 mA到满载100 mA变化时,相位裕度大于40°,LDO和带隙电压源的总静态电流为390μA。 相似文献
13.
为适应现代电子产品对电源性能的较高要求,基于教学中应用的Spectre平台,采用源随器补偿方法设计了一种无片外电容的LDO稳压器。小补偿电容和大驱动能力的两级运放误差放大器,加快了电路的响应速度,提高了瞬态响应性能,并降低了输出电压波纹,从而增强了系统的稳定性。测试结果表明,电路的静态电流为30μA,工作输出电压为1.2 V,最大输出电流为100 mA,Vdrop为200 mV,相位裕度大于60°,在相应条件下的线性调整率SL、负载调整率So分别为0.05%(V/V),0.23%(V/A)。源随器补偿方法既可保证电路稳定工作,又能有效降低输出波纹和加快瞬态响应速度,已达到系统预期设计指标。 相似文献
14.
15.
一种低噪声、高电源抑制的低压降稳压器 总被引:1,自引:1,他引:0
实现了一种低噪声、高电源抑制(PSR)的低压降线性稳压器。设计了一个新型的低温度系数高电源抑制的带隙基准源,这个基准源可以为稳压电路提供参考电压。采用带有低通滤波器的预调制电路来降低稳压器的输出噪声和高频电源行波干扰。测试结果表明,该稳压器的线性调整率为0.57mV/V,负载调整率为0.1mV/mA,100kHz下的交流电源抑制为-60dB。在10Hz~1MHz频率范围内,仿真得到的总输出噪声只有4μVrmss。该稳压器采用上华CSMC0.6μm、5V混合信号CMOS工艺设计,有效芯片面积为600μm×560μm。 相似文献
16.
17.
论文主要介绍一种用于DC/DC电源芯片内部LDO电路,电路采用双极工艺设计,主要为芯片内部提供稳定电压,同时也可以向外部输出。首先论述了线性稳压电源的基本原理,以此为基础对系统设计进行整体考虑,构建了系统整体架构,并制定了电路的设计指标。然后,利用小信号分析的方法对系统稳定性进行了分析讨论,根据系统稳定性原理,采用电容反馈补偿措施以确保系统稳定可靠。最后,借助CadenceSpectre仿真软件完成仿真验证。实验结果表明,该系统在正常工作时,能得到9V和6V两种稳定的输出电压。 相似文献
18.
设计了一种应用于低压差线性稳压器(LDO)的低功耗带隙基准电压源电路。一方面,通过将电路中运放的输入对管偏置在亚阈值区,大大降低了运放的功耗;另一方面,采用零功耗的启动电路,进一步降低了整体电路的功耗。该基准电压源采用旺宏0.35μm CMOS工艺流片,经测试,基准输出电压的温度系数为33 ppm/℃,总电流消耗仅为12μA。 相似文献
19.
用于LDO稳压器的CMOS基准电压源的设计 总被引:1,自引:0,他引:1
LDO稳压器对其中的基准电压电路较高精度要求和较低静态电流要求是一对矛盾,本文折衷设计了一款简单实用的CMOS电压基准电路。仿真结果显示,基准电路静态电流约为35μA,基准电压的温度系数为±15×10~(-6)/℃;低频时电源抑制比为63 dB,电压调整率为0.005。 相似文献
20.
介绍了一种应用于DRAM芯片内部供电的新型低压差线性稳压器(LDO)。在传统LDO电路PMOS输出驱动管的栅端增加了一个开关电容电路,根据负载电流使能信号控制耦合电容的接入,使驱动管的栅端耦合到一个正向或者负向的电压脉冲,在负载电流急剧变化时能快速调整过驱动电压,以适应负载电流的变化。仿真结果显示,该电路有利于输出电压的快速稳定,恢复时间缩短了38%以上。采用45 nm DRAM 掩埋字线工艺进行流片。实测结果显示,该LDO输出电压恢复时间在10 ns以内。在DDR3-1600的数据传输速度下,DRAM芯片的数据输出眼图为280 ps,符合JEDEC标准。 相似文献