排序方式: 共有18条查询结果,搜索用时 15 毫秒
1.
2.
本文分析了移位型计数器不能自启动的原因,在此基础上提出了基于多码状态分配的能自启动的移位型计数器的设计方法.该方法避免了二次设计 ,具有设计简捷及电路较为简单等优点. 相似文献
3.
4.
比较逻辑与异步触发时序电路的分析和综合 总被引:3,自引:2,他引:1
本文从触发器的完整状态方程出发,研究了异步触发时序电路的分析与综合的新方法,提出了触发器的α跃变、β跃变行为可用比较运算中的小于、大于运算表示,而各触发器的α跃变、β跃变之间的覆盖关系则可用大于等于运算进行检验。在此基础上提出了适用于使用计算机的异步触发时序电路的分析和综合程序。 相似文献
5.
本文提出把可同步激励的MSI时序部件当作一个多功能的复杂存储元件使用,并对计数型MSI与移位型MSI分别给出了它们的次态方程与激励表.此外,提出了应用这两种MSI时序部件设计一般时序电路的状态安排规则及设计程序.讨论表明,这种设计方法在本质上相当于对专用MSI时序部件的基本工作时序进行时序修改. 相似文献
6.
通过对1个一位全加器3个输入端不同的组合,可以实现与门、或门、非门、同或门及异或门,因此全加器在数字逻辑电路中有着重要的作用.本文在介绍全加器的基础上提出了用查表法设计基于一位全加器实现任意三变量函数的组合电路和时序电路.在与传统的与非门/或非门的比较中,它显示了优势. 相似文献
7.
逻辑函数修改技术在任意进制同步计数器综合中的应用 总被引:1,自引:1,他引:0
本文将逻辑函数修改技术川用于任意进制同步计数器的综合
,
从而导出了任 意 进 制
同步加法计数器、减法计数器和可逆计数器使用 T 型触发器的设计公式.在此基础上提出了使用 J一K 触发器设计任意进制同步加法计数器、减法计数器和可逆计数器的方法.通过实例表明,公式设计法具有使用方便、设计迅速等优点和~一定的实用意义 相似文献
8.
9.
提出了一种同步时序逻辑电路设计新方法.根据触发器(FF)的基本特性,可从电路的状态转换图上直接求得触发器置位、复位函数,进而确定触发器的驱动方程.具体设计实例表明该方法简捷、高效,设计电路功能正确. 相似文献
10.
基于低功耗双边沿JK触发器的异步时序电路设计 总被引:4,自引:1,他引:3
从JK触发器的激励表出发,介绍了基于单边沿JK触发器的同步时序电路和异步时序电路设计,提出了双边沿JK触发器的完整状态方程,并以此为基础讨论了基于双边沿JK触发器的异步时序电路的设计方法. 相似文献