泄爆过程中二次爆炸的动力学机理研究

在容积为0.00814m3的柱形泄爆容器中，对泄爆现象进行实验研究. 容器内充满当量比为1的甲烷-空气预混气，采用底端中心点火，泄爆压力为230±15kPa. 基于k-ε湍流模型和EBU燃烧模型，利用同位网格的SIMPLE算法，对该现象进行了数值模拟. 实验和计算获得的外轴线上4个测压点的压力曲线和外流场的阴影和数值照片，形象地描述了高压泄爆时外部流场的变化. 数值结果与实验结果基本一致. 根据实验和数值结果，详细地讨论了泄爆过程中二次爆炸产生的动力学机理. 泄爆的初始阶段，在破膜激波的引导下，泄出的未燃气体因欠膨胀在外流场形成稀疏波低压区和悬激波高压区. 高压区可燃气体密度和温度上升，成为高密度的预热区域. 随后，火焰以射流形式从泄爆口泄出，点燃可燃气云. 受湍流等因素的影响，特别在高密度的预热区域，燃烧速率可能迅速增大，从而导致二次爆炸.     

RM不稳定过程中预混火焰界面演化及混合区增长预测

预混火焰界面的RM (Richtmyer-Meshkov)不稳定导致的界面混合区增长过程在自然界和工程实践中十分常见,但化学反应对其增长的影响机理仍不明确,反应性界面混合区增长速率的预测也未见报道, 因此,开展RM不稳定过程中火焰界面演化和混合区预测的研究十分必要.本文采用带单步化学反应的Navier-Stokes方程和高精度数值格式,研究了正弦形预混火焰界面在平面入射激波及其反射激波作用下的RM不稳定过程.结果表明, 在入射激波作用后的阶段,除RM不稳定本身导致的界面演化为"钉-帽"和"泡"形结构外,化学反应一方面以预混火焰传播的方式促进了界面中"泡"结构的增长,另一方面通过与涡结构的复杂相互作用促进了"钉-帽"结构的增长.化学反应活性越强, 火焰界面的"泡" 结构和"钉-帽"结构的增长越快.在第一次反射激波作用后的阶段,化学反应以相同的火焰传播方式对"泡"和"钉-帽"结构产生影响, 两者效应相抵,因而导致反射激波作用后的阶段中界面混合区增长不受化学反应活性的影响.根据以上分析,分别针对入射激波和第一次反射激波作用后的火焰界面混合区增长速率提出了相应的预测模型,为探索反应性RM不稳定过程的理论预测方法提供了有益参考.      

基于S域RLC传输线模型的多芯片组件互连功耗计算

为了分析多芯片组件的互连功耗,用RLC传输线模型对多芯片组件的互连进行表征,通过对输入互连的电流及其等效电阻的近似,推导出多芯片组件互连功耗的频域数学表达式,给出计算机仿真试验结果,对方法的有效性进行验证.     

用多媒体分析气轨实验中光电计时的系统误差

讨论了用多媒体分析气轨实验中光电计时的系统误差的方法， 以及如何将实验过程中很难观察理解的物理过程， 通过计算机形象直观地展示出来， 实现教学手段现代化．     

不同工艺尺寸CMOS器件单粒子闩锁效应及其防护方法

基于建立的不同工艺尺寸的CMOS器件模型,利用TCAD器件模拟的方法,针对不同工艺CMOS器件,开展了不同工艺尺寸CMOS器件单粒子闩锁效应(SEL)的研究。研究表明,器件工艺尺寸越大,SEL效应越敏感。结合单粒子闩锁效应触发机制,提出了保护带、保护环两种器件级抗SEL加固设计方法,并通过TCAD仿真和重离子试验验证防护效果,得出最优的加固防护设计。结果表明,90nm和0.13μm CMOS器件尽量选用保护带抗SEL结构,0.18μm或更大工艺尺寸CMOS器件建议选取保护环抗SEL结构。     

拉伸流扩散火焰面结构及熄火的研究

对拉伸层流扩散火焰面进行了数值模拟,考察了在以往湍流燃烧的火焰面模型中,假定Lewis数等于1的可靠性,研究了不同分子扩散和火焰辐射对火焰面结构、氮氧化物排放和熄火临界的影响.计算结果表明,Lewis数等于1的假定在火焰面结构的计算中存在很大的近似性,火焰辐射可以引起低拉伸条件下的熄火临界.     

考虑自热效应的互连线功耗优化模型

基于互连线的分布式功耗模型,考虑自热效应的同时采用非均匀互连线结构,提出了一种基于延时、带宽、面积、最小线宽和最小线间距约束的互连动态功耗优化模型.分别在90和65 nm互补金属氧化物半导体工艺节点下验证了功耗优化模型的有效性,在工艺约束下同时不牺牲延时、带宽和面积所提模型能够降低高达35％互连线功耗.该模型适用于片上网络构架中大型互连路由结构和时钟网络优化设计.     

槽道湍流的展向振荡电磁力壁面减阻

采用直接数值模拟方法,对槽道湍流的展向振荡电磁力的减阻效果和减阻机理进行了研究,讨论了电磁力强度和振荡频率对湍流猝发事件以及壁面减阻率的影响.结果表明,电磁力强度或振荡频率变化时,湍流猝发频率和猝发强度的变化趋势是相反的,所以存在最优参数使得减阻效果最好.等价壁面展向速度可以很好地描述电磁力强度和振荡频率的变化对减阻效果的综合效应。     

Statistical Elmore delay of RC interconnect tree

As feature size keeps scaling down,process variations can dramatically reduce the accuracy in the estimation of interconnect performance.This paper proposes a statistical Elmore delay model for RC interconnect tree in the presence of process variations.The suggested method translates the process variations into parasitic parameter extraction and statistical Elmore delay evaluation.Analytical expressions of mean and standard deviation of interconnect delay can be obtained in a given fluctuation range of interconnect geometric parameters.Experimental results demonstrate that the approach matches well with Monte Carlo simulations.The errors of proposed mean and standard deviation are less than 1% and 7%,respectively.Simulations prove that our model is efficient and accurate.