基于FPGA的静止电压稳定优化器设计

基于FPGA设计的Buck-Boost型静止电压稳定优化器,直接串联于市电与敏感负荷之间,当供电电压发生电压骤升或骤降时,可快速稳定电压,确保敏感负荷不受影响。采用前端整流装置代替固定储能装置可获取更长的故障穿越时间,采用单同步旋转坐标系软件锁相环(SSRF-SPLL)技术实现电网电压同步,而采用电压双闭环控制技术改善了系统的响应速度。试验结果表明,该装置能快速稳定电压骤升骤降,并能较好的抑制谐波。