多级离散小波变换的高效超大规模集成架构

设计了一种单时钟域内低级展开、高级折叠的多级离散小波变换架构;采用横向三输入扫描方式,基于9/7离散小波变换提升算法,设计第1级离散小波变换模块;根据第2级离散小波变换的时钟周期与有效输入数据之比,设计半折叠的第2级离散小波变换模块;将第3级及更高级的离散小波变换的架构折叠到第2级离散小波变换架构上,从而降低了硬件资源的消耗。结果表明:对于大小为512 pixel×512 pixel的经3级离散小波变换处理的输入图像,所提架构的硬件效率比其他现有架构提高了57.1%以上。     

异构多核系统中跨时钟域的解决方法

随着集成电路的集成度与性能的不断发展,芯片的功耗问题已经变的十分严重,功耗带来的挑战日益突出。异构多核动态调频架构是目前研究低功耗的主流方向。SOC系统当中同一时刻只有一个处理器能够控制总线,其它处理器则处理等待状态,异构多核动态调频架构能够通过降低不控制总线的处理器频率来达到降低功耗的目的。异构多核领域的处理器和总线跨时钟域解决方案,此方案在国内属于首次提出,可以运用在异构多核动态调频(DFS)架构当中。目前手持终端设备越来越强调功耗的重要性,因此异构多核领域的处理器和总线跨时钟域解决方案将有非常好的应用前景。该方案通过在处理器和AMBA总线之间添加FIFO以及一些复杂的算法,达到消除亚稳态和正常通信的目的。最终,通过仿真发现任意调节处理器的工作频率都能满足传输协议。证明该方案能在异构多核动态调频架构中运用。     

硬件木马电路检测技术及发展趋势

随着集成电路产业链的全球化，硬件木马电路（HTH）日益成为潜在的威胁．木马电路的隐蔽性、多样性和植入层次的丰富性给木马电路的检测造成了困难．现有HTH检测方法多数通过测量比较功耗、时延等侧信道信息的方式展开，这些方法都需要存在基准设计．通过比较现有不同层次检测方法的特性，提出了HTH检测领域的发展趋势：注重高层次设计的检测、不同检测方法的效果衡量以及容忍工艺误差和测试噪声等干扰因素的更准确检测技术．     

硬件木马电路检测技术及发展趋势

随着集成电路产业链的全球化，硬件木马电路(HTH)日益成为潜在的威胁.木马电路的隐蔽性、多样性和植入层次的丰富性给木马电路的检测造成了困难.现有HTH检测方法多数通过测量比较功耗、时延等侧信道信息的方式展开，这些方法都需要存在基准设计.通过比较现有不同层次检测方法的特性，提出了HTH检测领域的发展趋势：注重高层次设计的检测、不同检测方法的效果衡量以及容忍工艺误差和测试噪声等干扰因素的更准确检测技术.     

超大规模集成电路的一些材料物理问题（I）——Cu互连和金属化

21世纪初，超大规模集成电路（ULSI）的特征尺寸将由150nm逐代缩至50nm。文章以100nmULSI器件为主，简要介绍与互连相关的一些材料物理问题，其中包括Cu互连、金属化及低介电常数介质。     

用边界元素法模拟FP—JTE终端结构

提出了一种无须进行电离积分的用于高压结终端模拟的边界元素法，分析了界面电荷对ＦＰ－ＪＴＥ终端结构的击穿电压的影响，结果表明击穿电压几乎与界面电荷浓度呈线性关系，场板可减少弱界面电荷对击穿电压的影响。     

一种面向无线安全的双核SOC平台

提出了一种适用于无线网络安全应用的片上系统(SOC)平台.该平台采用主控CPU加专用安全处理器的双核架构,可以灵活支持多种无线网络安全协议.所用到的安全处理器集成了多个硬件加速器,能够对多种常用的密码学算法提供硬件加速.相比于传统的CPU加协处理器的架构,该架构能够提供更高的系统效率,消耗更少CPU资源.此系统在0.18μm CMOS工艺下流片成功,并通过更改其固件,完成了多种功能的测试.该SOC平台具有高性能,低成本,多功能的特点,可广泛应用于各种手持设备.     

激子集成电路

美国物理学家制造了一种基于激子的新型集成电路，在电路中光信号不转变为电信号，而是被转化成一种叫做“激子”（exciton）的准粒子．在超低温下，当一个光子被半导体吸收时会产生由一个电子和一个空穴绑定而成的激子，而这种激子在重新转化成光信号之前可以方便地被半导体器件处理．器件的制造者美国的物理学教授列奥尼德·布托夫（Leonid Butov）认为这种晶体管集成电路将会是未来新型计算机的基础．     

X射线光刻技术的进展及问题

Ｘ射线光刻是一种能满足下世纪初超大规模集成电路（ＶＬＳＩ）生产的深亚微米图形加工技术。论述了这种光刻技术的发展历史及近年来的主要进展。重点讨论了在Ｘ射线源、接近式曝光和全反射投影曝光等方面取得的成就与存在的问题。展望了这种技术的发展前景