共查询到19条相似文献,搜索用时 78 毫秒
1.
GaN基高电子迁移率晶体管(HEMT)作为栅控器件,具有AlGaN/GaN异质结处高浓度的二维电子气(2DEG)及对表面态敏感等特性,在栅位置处与感光功能薄膜的结合是光探测器领域重要的研究方向之一.本文首先提出在GaN基HEMT栅电极上引入光敏材料锆钛酸铅(PZT),将具有光伏效应的铁电薄膜PZT与HEMT栅极结合,提出一种新的"金属/铁电薄膜/金属/半导体(M/F/M/S)"结构;然后在以蓝宝石为衬底的AlGaN/GaN外延片上制备感光栅极HEMT器件.最后,通过PZT的光伏效应来调控沟道中的载流子浓度和通过源漏电流的变化来实现对可见光和紫外光的探测.在365 nm紫外光和普通可见光条件下,对比测试有/无感光栅极的HEMT器件,在较小V_(gs)电压时,可见光下测得前者较后者的饱和漏源电流I_(ds)的增幅不下降,紫外光下前者较后者的I_(ds)增幅大5.2 mA,由此可知,感光栅PZT在可见光及紫外光下可作用于栅极GaN基HEMT器件并可调控沟道电流. 相似文献
2.
分析了槽栅器件中的热载流子形成机理,发现在三个应力区中,中栅压附近热载流子产生概率达到最大.利用先进的半导体器件二维器件仿真器研究了槽栅和平面PMOSFET的热载流子特 性,结果表明槽栅器件中热载流子的产生远少于平面器件,且对于栅长在深亚微米和超深亚 微米情况下尤为突出.为进一步探讨热载流子加固后对器件特性的其他影响,分别对不同种 类和浓度的界面态引起的器件栅极和漏极特性的漂移进行了研究,结果表明同样种类和密度 的界面态在槽栅器件中引起的器件特性的漂移远大于平面器件.为开展深亚微米和亚0.1微米 新型槽栅
关键词:
槽栅PMOSFET
热载流子退化机理
热载流子效应 相似文献
3.
基于电场叠加原理,利用悬浮球模型给出了带栅极纳米管顶端电场与电场增强因子,分析了碳纳米管与衬底之间的接触电阻、器件几何参量以及阴栅极之间的电介质对器件场发射性能的影响.结果表明:接触电阻大大降低了碳纳米管阴极的场发射电流,当接触电阻超过100kΩ时,发射电流密度非常小,此时需要更高的阳极开启电压;当阴栅极之间的电介质为真空时,阴极电子发射性能最佳;除了碳纳米管的长径比之外,栅孔半径、阴栅极间距以及阳极距离等的优化设计,也能提高器件发射性能;通过栅极偏压的调制,可以降低阳极驱动电压. 相似文献
4.
电容特性模型是单轴应变硅金属氧化物半导体场效应晶体管(Si MOSFET)和电路进行瞬态分析、交流小信号分析、噪声分析等的重要基础. 本文首先建立了单轴应变Si NMOSFET 的16 个微分电容模型, 并将微分电容的仿真结果与实验结果进行了比较, 验证了所建模型的正确性. 同时对其中的关键性栅电容Cgg 与应力强度、偏置电压、沟道长度、栅极掺杂浓度等的关系进行了分析研究. 结果表明, 与体硅器件相比, 应变的引入使得单轴应变Si NMOSFET器件的栅电容增大, 随偏置电压、沟道长度、栅极掺杂浓度的变化趋势保持不变. 相似文献
5.
本文通过解析阵列基板栅极驱动(gate driver on array, GOA)电路中发生静电释放(electro-static discharge,ESD)的InGaZnO薄膜晶体管(InGaZnO thin-film transistor, IGZO TFT)器件发现:栅极Cu金属扩散进入了SiN_x/SiO_2栅极绝缘层;源漏极金属层成膜前就发生了ESD破坏;距离ESD破坏区域越近的IGZO TFT,电流开关比越小,直到源漏极与栅极完全短路.本文综合IGZO TFT器件工艺、GOA区与显示区金属密度比、栅极金属层与绝缘层厚度非均匀性分布等因素,采用ESD器件级分析与系统级分析相结合的方法,提出栅极Cu:SiN_x/SiO_2界面缺陷以及这三层薄膜的厚度非均匀分布是导致GOA电路中沟道宽长比大的IGZO TFT发生ESD失效的关键因素,并针对性地提出了改善方案. 相似文献
6.
为了避免光照对铟镓锌氧薄膜晶体管(InGaZnO thin film transistors,IGZO TFTs)电学特性的影响,IGZO TFT要增加遮光金属层.本文研究了遮光金属栅极悬浮时,IGZO TFT的输出特性.采用器件数值计算工具TCAD(technology computer-aided design)分析了IGZO层与栅介质层界面处电势分布,证实了悬浮栅(floating gate,FG)IGZO TFT输出曲线的不饱和现象是由悬浮栅与TFT漏端的电容耦合造成.基于等效电容的电压分配方法,提出了悬浮栅IGZO TFT电流的一阶模型.TCAD数值分析及一阶物理模型结果与测试具有较高程度的符合,较完整地解释了悬浮栅IGZO TFT的电学特性. 相似文献
7.
在研究0.5μm多栅NMOS场效应管γ辐照总剂量效应实验时,发现部分多栅NMOS器件辐照前后的转移特性曲线出现交叉现象,相关的解释鲜见报道。经过分析提出假设:部分多栅NMOS在γ辐照实验过程中各栅极受到剂量不均匀的辐照,导致辐照前后转移特性曲线出现交叉现象。计算机仿真结果表明:受到剂量不均匀的辐照后,多栅NMOS各栅极氧化层陷阱电荷和硅-二氧化硅界面电荷浓度不一致,使各栅极阈值电压不同步漂移,导致器件跨导退化和转移特性曲线交叉。通过仿真验证能够说明,所提出的假设合理地解释了实验中的现象。 相似文献
8.
采用不同的高场应力和栅应力对AlGaN/GaN HEMT器件进行直流应力测试,实验发现:应力后器件主要参数如饱和漏电流,跨导峰值和阈值电压等均发生了明显退化,而且这些退化还是可以完全恢复的;高场应力下,器件特性的退化随高场应力偏置电压的增加和应力时间的累积而增大;对于不同的栅应力,相对来说,脉冲栅应力和开态栅应力下器件特性的退化比关态栅应力下的退化大.对不同应力前后器件饱和漏电流,跨导峰值和阈值电压的分析表明,AlGaN势垒层陷阱俘获沟道热电子以及栅极电子在栅漏间电场的作用下填充虚栅中的表面态是这些不同应
关键词:
AlGaN/GaN HEMT器件
表面态(虚栅)
势垒层陷阱
应力 相似文献
9.
栅极系统是离子推力器的主要组件,其透过率特性对推力器的效率和推力具有重要影响.为了进一步优化栅极性能和有效评估离子推力器效率,对离子推力器栅极透过率径向分布进行研究.采用particle-In-CellMonte Carlo Collision数值仿真方法对束流引出过程进行了模拟.分析了屏栅、加速栅以及栅极系统的透过率随栅孔引出束流离子数量的变化关系,结合放电室出口离子密度分布,进而分别得到屏栅透过率、加速栅透过率和栅极系统透过率的径向分布特性,最后进行实验验证.研究结果表明:屏栅透过率径向分布具有中心对称性,在推力器中心有最小值,从中心沿着径向逐渐增大;加速栅透过率径向分布与屏栅透过率变化趋势相反;栅极系统透过率受加速栅透过率的影响很小,其径向分布与屏栅透过率径向分布相近;离子推力器栅极总透过率随着束流增大而缓慢减小.研究结果可为离子推力器栅极优化提供参考. 相似文献
10.
《光子学报》2020,(6)
利用GaN高电子迁移率晶体管(HEMT)的栅控特性和锆钛酸铅(PZT)铁电薄膜的光伏效应,在HEMT器件的栅极处沉积一层PZT铁电薄膜,提出了一种新型的(光敏感层/HEMT)探测结构.为制备出光伏性能优异的薄膜,对不同的溅射功率和退火温度制备的PZT铁电薄膜进行表面形貌和铁电性能分析.发现200 W溅射功率、700℃的退火温度制备的薄膜表面晶粒生长明显,剩余极化强度为38.0μC·cm-2.工艺制备GaN基HEMT器件并把PZT薄膜沉积到器件栅极上.在无光和365nm紫外光照射下对有、无铁电薄膜的HEMT探测器的输出特性进行测试.结果显示,在光照时,有铁电薄膜的HEMT器件相较于无光时,源-漏饱和电压最多降低3.55V,饱和电流最多增加5.84mA,表明新型感光栅极HEMT探测器对紫外光具有优异的探测效果.为实现对新型探测器的结构进行优化的目的,对栅长为1μm、2μm和3μm等不同栅长的探测器进行光照测试.结果表明,在紫外光照射下,三种探测器的漏极饱和电流分别为23mA、20mA和17mA,所以栅长越长器件的饱和电流越小,探测性能越差. 相似文献
11.
通过制备栅内不同掺杂条件的Ni全硅化金属栅电容并分析其C-V和Vfb-EOT特性发现,Ga和Yb较常规的杂质而言具有更好的栅功函数调节能力,能够分别将Ni全硅化金属栅电极功函数调节到价带顶和导带底附近,满足高性能体硅平面互补金属氧化物半导体(CMOS)器件对栅电极功函数的要求. 同时根据电偶极子(Dipole)理论分析了Ga和Yb具有较强栅功函数调节能力的原因. 另外,研究发现栅内掺入Ga或Yb杂质后的Ni全硅化金属栅电容的电容值变大、栅极泄漏电流反而变小,通过对C-V和栅极泄漏电流特性进行分析,对这一现象进行了解释.
关键词:
金属栅电极
功函数
硅化物 相似文献
12.
Characteristics of high-quality HfSiON gate dielectric prepared by physical vapour deposition 总被引:1,自引:0,他引:1 下载免费PDF全文
This paper presents a method using simple physical vapour deposition to form high-quality hafnium silicon oxyni- tride (HfSiON) on ultrathin SiO 2 buffer layer. The gate dielectric with 10 A (1 A = 0.1 nm) equivalent oxide thickness is obtained. The experimental results indicate that the prepared HfSiON gate dielectric exhibits good physical and electrical characteristics, including very good thermal stability up to 1000 C, excellent interface properties, high dielectric constant (k = 14) and low gate-leakage current (I g = 1.9 × 10 3 A/cm 2 @V g = V fb 1 V for EOT of 10 A). TaN metal gate electrode is integrated with the HfSiON gate dielectric.The effective work function of TaN on HfSiON is 4.3 eV, meeting the requirements of NMOS for the metal gate. And, the impacts of sputtering ambient and annealing temperature on the electrical properties of HfSiON gate dielectric are investigated. 相似文献
13.
金属氧化物薄膜晶体管(TFT)属于耗尽型器件,其集成的TFT的行驱动电路一般采用双负电源方案,存在与外围驱动芯片的匹配困难和功耗较大的不足。本文设计了一种新型耦合电路结构,可以产生比负电源更低的电压从而完全关闭输出模块的下拉晶体管,防止氧化物TFT耗尽模式引起的电流泄露问题,并由此设计了新型氧化物TFT行驱动电路拓扑。由于只采用一个负电源,其电源电压范围比采用双负电源方案的小,从而节省了功耗且有利于与外围驱动芯片的匹配连接。实验结果表明,基于刻蚀阻挡层(ESL)结构的氧化物TFT工艺,在玻璃衬底上成功制备了该行驱动电路,在电阻负载R L=3 kΩ和容性负载C L=30 pF下,所设计的行驱动电路在33.3 kHz时钟频率下实现脉宽10μs的全摆幅输出,每级功耗仅为160μW。基于新型耦合电路结构的行驱动电路能够满足60 Hz的刷新频率的1980×1080分辨率的显示需求。 相似文献
14.
15.
Analytical model including the fringing-induced barrier lowering effect for a dual-material surrounding-gate MOSFET with a high-κ gate dielectric 下载免费PDF全文
By solving Poisson’s equation in both semiconductor and gate insulator regions in the cylindrical coordinates, an analytical model for a dual-material surrounding-gate (DMSG) metal–oxide semiconductor field-effect transistor (MOSFET) with a high-κ gate dielectric has been developed. Using the derived model, the influences of fringing-induced barrier lowering (FIBL) on surface potential, subthreshold current, DIBL, and subthreshold swing are investigated. It is found that for the same equivalent oxide thickness, the gate insulator with high-κ dielectric degrades the short-channel performance of the DMSG MOSFET. The accuracy of the analytical model is verified by the good agreement of its results with that obtained from the ISE three-dimensional numerical device simulator. 相似文献
16.
The effects of gate oxide traps on gate leakage current and device performance of metal–oxide–nitride–oxide–silicon(MONOS)-structured NAND flash memory are investigated through Sentaurus TCAD. The trap-assisted tunneling(TAT)model is implemented to simulate the leakage current of MONOS-structured memory cell. In this study, trap position, trap density, and trap energy are systematically analyzed for ascertaining their influences on gate leakage current, program/erase speed, and data retention properties. The results show that the traps in blocking layer significantly enhance the gate leakage current and also facilitates the cell program/erase. Trap density ~1018 cm-3 and trap energy ~ 1 eV in blocking layer can considerably improve cell program/erase speed without deteriorating data retention. The result conduces to understanding the role of gate oxide traps in cell degradation of MONOS-structured NAND flash memory. 相似文献
17.
In nature, different environmental factors make organisms to be programmed into different forms. However, it is difficult and significant to realize the field‐programmable logic conversion of sole logic system for molecular logic gates. Here, the concept of pH‐programmable “logic conversion” on the single logic gate based on the peculiar enzyme‐mimicking activity is presented. Inspired by natural enzymes with high pH‐stability and metal ions‐stimulated activity, pH‐independent and metal ions‐controllable catalase mimics (Co3O4 nanozymes) are designed by protein‐directed method. Although pH cannot directly change the activity of nanozymes, pH can change the existence state of metal ions and then the electron transfer rate on nanozymes. So, versatile roles of metal ions for catalase‐like and electrocatalytic activities are discovered on the premise of pH‐independency. For the proof‐of‐concept, OR/INHIBIT‐ and INHIBIT/AND‐switchable logic gates are facilely constructed using pH as the environmental stimulus and metal ions as inputs. Hence, the transformation of logic gate functions is realized without the change of logic gate elements and input molecules. This contribution may not only broaden the species and application area of nanozymes, but also open novel avenues for the molecular logic conversion and the metal ions sensor. 相似文献
18.
19.
为改善碳纳米管场效应晶体管(CNTFET)器件性能, 提高电子输运效率, 提出了一种异质双金属栅(HDMG)电极结构CNTFET器件. 通过对单金属栅(SMG)-CNTFET器件输运模型的适当修改, 实现了对HDMG-CNTFET器件电子输运特性的研究.研究结果表明, 对于所提出的HDMG结构器件, 如果固定源端金属栅S-gate的功函数WGS使其等于本征CNT 的功函数, 而选取漏端金属栅D-gate的功函数WGd, 使其在一定范围内小于WGS, 可优化器件沟道中的电场分布, 提高器件沟道电子平均输运速率; 同时由于HDMG-CNTFET的D-gate对沟道电势具有调制作用, 使该器件阈值电压降低, 导致在相同的工作电压下, HDMG-CNTFET器件具有更大的通态电流; 而D-gate对漏电压的屏蔽作用又使HDMG-CNTFET与SMG-CNTFET相比具有更好的栅控能力 及减小 漏极感应势垒降低效应、热电子效应和双极导电性等优点. 本研究通过合理选取HDMG-CNTFET双栅电极的功函数, 有效克服了现有研究中存在的改善CNTFET性能需要以减小通态电流为代价的不足, 重要的是提高了器件的电子输运效率, 进而可提高特征频率、减小延迟时间, 有利于将CNTFET器件应用于高速/高频电路.
关键词:
CNTFET
异质双栅
电子输运效率
双极导电性 相似文献