首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到15条相似文献,搜索用时 140 毫秒
1.
在分析DALSA公司的IA D1型高速CCD器件驱动时序关系的基础上 ,设计了可调曝光时间的高速摄像机驱动时序发生器。选用复杂可编程逻辑器件 (CPLD)作为硬件设计平台 ,使用VHDL语言对驱动时序发生器进行了硬件描述 ,采用EDA软件对所设计的驱动时序发生器进行了功能仿真 ,针对Lattice公司的可编程逻辑器件ISPLSI5 2 5 6进行适配。系统测试结果表明 ,所研制的驱动时序发生器不仅可以满足高速CCD摄像机的驱动要求 ,而且还能够调节其曝光时间  相似文献   

2.
基于CPLD的面阵CCD驱动时序发生器设计及其硬件实现   总被引:1,自引:0,他引:1  
在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD驱动时序发生器及其硬件电路.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用QuartusⅡ对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84—10进行了RTL级仿真及配置.硬件实验结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间.  相似文献   

3.
基于CPLD的可选输出CCD驱动时序设计   总被引:23,自引:7,他引:16  
在分析了CCD器件驱动时序关系的基础上,设计了可选输出的驱动时序发生器.作为卫星上的有效载荷,CCD成像系统可以根据入射能量的多少及探测分辨率的需求,以单像元或像元二合一方式输出.选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Maxplus Ⅱ对所设计的驱动时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7128SLC84-7进行适配.系统测试结果表明,所研制的驱动时序发生器可以满足高速CCD成像仪的驱动要求.  相似文献   

4.
在分析e2v公司的CCD47-20 Backthinned NIMO型CCD器件驱动时序关系的基础上, 设计了可调帧频和曝光时间的空间面阵CCD相机驱动时序发生器及其硬件电路.选用可编程逻辑器件作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.针对ALTERA公司的EPM9400LC84-15对设计进行了RTL级仿真及配置,完成了时序发生器的硬件电路.硬件实验结果表明,所研制的驱动时序发生器不仅可以满足空间CCD相机的驱动要求,而且还可以调节帧频和曝光时间.  相似文献   

5.
基于CMOS图像传感器多斜率光积分的研究   总被引:1,自引:0,他引:1  
基于CMOS图像传感器IBIS5-A-1300驱动时序,对多斜率光积分进行了研究,并实现同步快门模式下的多斜率光积分.选用CPLD器件作为硬件设计载体,使用VHDL语言对时序发生器进行了硬件描述.采用QutartusⅡ软件对所作的设计进行了功能仿真.实验结果表明,多斜率光积分有效扩展了普通线性转移成像器的光学动态范围.  相似文献   

6.
基于FPGA的一种长线阵CCD驱动时序电路设计   总被引:1,自引:0,他引:1  
驱动时序电路的设计是CCD应用的关键技术,在分析ATMEL公司的TH7834C型长线阵CCD器件驱动时序关系的基础上,设计了TH7834C的驱动时序电路。选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序电路进行了硬件描述,采用EDA软件对所设计的驱动时序进行了功能仿真,针对ALTERA公司的现场可编程门阵列EPF10K30RC240-3进行了适配。工程实践结果表明,所设计的驱动时序电路不仅可以满足TH7834C型CCD的驱动要求,而且该驱动电路结构简单、功耗小、成本低、抗干扰能力强,具有较高的实用价值,适用于其它型号的CCD。  相似文献   

7.
在分析e2v公司的CCD47—20 Backthinned NIMO型CCD器件驱动时序关系的基础上,结合空间面阵CCD相机电子系统的总体要求,完成了基于FPGA的驱动时序发生器与下位机的一体化设计。选用FPGA器件作为硬件设计载体,使用VHDL语言对一体化的时序与控制通信系统进行了硬件描述。针对ALTERA公司的FPGA器件EP1C6Q240C8对设计进行了RTL级仿真及配置,完成了一体化系统的硬件电路。硬件实验结果表明,所研制的基于FPGA的一体化的时序与控制通信系统不仅可以满足CCD芯片和视频处理的时序要求,还可以与CCD相机上位机进行可靠的串行通信,监测和控制相机的工作状态.  相似文献   

8.
积分时间可调的CCD相机驱动时序设计与实现   总被引:2,自引:1,他引:1  
周建康  陈新华  周望  沈为民 《光子学报》2008,37(11):2300-2304
在分析帧转移CCD的结构和驱动时序的基础之上,对时序关系和积分时间选择进行了计算,并给出积分时间可调的循环嵌套时序设计方案.以现场可编程逻辑门阵列为硬件载体,用硬件描述语言对方案进行设计.考虑到CCD驱动时序复杂、相位要求严格,提出运用锁相环技术进行高频信号的精确移相,用嵌入式逻辑分析仪对时序进行采样验证,在CCD电路板上实现了积分时间可调的CCD空间相机驱动时序.  相似文献   

9.
在分析面阵CCD图像传感器结构和驱动时序基础上,针对高分辨率高灵敏度ICX694ALG大面阵CCD图像传感器 ,研究其驱动时序发生器。以现场可编程门阵列 ( FPGA) 作为硬件平台 ,通过Verilog HDL硬件描述语言对该驱动时序发生器进行了硬件描述,采用ISE软件进行功能仿真,并针对XILINX公司的可编程逻辑器件XC3S1000进行了硬件适配。仿真测试表明,FPGA驱动时序发生器能够满足高分辨高灵敏ICX694ALG大面阵CCD图像传感器驱动要求,达到了设计要求。  相似文献   

10.
电荷耦合器件(CCD)是一类高性能的光电成像器件,具有成像阵列大、图像质量好的特点。但由于正常工作驱动时序复杂,工作帧频一般较低,无法满足较高成像帧频的要求。针对一种双脉冲发光图像的高速高分辨高质量成像要求,根据CCD信号电荷收集及转移的电极驱动特性,选择合适的CCD类型,以电荷转移时序为时间分隔界限,设计了一种电极直接进行控制的时序,实现了两个光脉冲图像的分离积分及信号转移、读出等,完成了双脉冲发光图像的等效高帧频曝光的原理验证,在保持CCD原有高成像质量的情况下获得了μs级间隔的两幅图像可分辨的能力,并实现了一种二分幅相机系统。  相似文献   

11.
基于CPLD工作模式可调的线阵CCD驱动电路设计   总被引:4,自引:1,他引:3  
针对传统驱动电路一旦做出修改,则需对硬件或程序进行改变的缺点,以型号为TCD1707D的线阵CCD为例,介绍了一种工作模式可调的驱动方法.该方法是利用复杂可编程逻辑器件和控制外端结合,通过分别设置内外触发来实现的.在外触发模式下,利用外触发脉冲,可由用户控制CCD的曝光和信号输出时间;内触发时,可以调节CCD的积分时间和驱动频率.为提高信号输出质量,针对EMC问题给出了线阵CCD的外围驱动电路.实验结果表明,该方法调试方便、电路结构简单、集成度较高、输出信号可靠稳定、受干扰小,可配合多种用户需要,对高速精确测量及线阵推扫模式具有一定参考价值.  相似文献   

12.
使用CPLD实现对DALSA4口输出线阵CCDIT-P1的驱动   总被引:1,自引:0,他引:1       下载免费PDF全文
彭富伦 《应用光学》2005,26(1):56-59
本文分析研究了DALSA公司1024元4口输出线阵CCD IT-P1在驱动中存在的诸多问题.针对CCD IT-P1采用多口输出工艺、驱动频率要求高、驱动时序比较难于实现等问题,提出了使用CPLD(Complex Programmable Logic Device)器件结合硬件编程语言VHDL最终实现高频驱动的方法.与使用传统门电路实现高频驱动相比,该方法实现了大量门电路功能,解决了传统方法中大量高频门电路的干扰以及采购等问题,提高了驱动电路的集成化程度、抗干扰性能及可移植性能.实验表明,使用CPLD实现CCD的驱动无论在电路设计,还是在系统集成和抗干扰等方面都表现出良好的性能,使系统十分简洁,优化了整个驱动设计.  相似文献   

13.
扫描转镜是现代光电系统中广泛应用的装置。扫描转镜的位置需要精确控制,线阵CCD探测器具有像素高,响应频率高等特点。介绍了以TCD1501C作为光学传感器,利用可编程逻辑器件作为处理单元的角位置测量设计,包括驱动时序、视频输出差分电路、CCD信号检测处理等设计。实现了精度可达到0.02mrad的小角度测量。  相似文献   

14.
线阵CCD光积分时间的智能控制技术及其应用   总被引:5,自引:0,他引:5  
杨世洪 《应用光学》1996,17(6):27-30
本文提出了一种新型线阵CCD驱动电路的设计方法,可以在不改变系统工作主频的情况下,连续地改变CCD的光积分时间,并且可通过计算机接口实现智能调整,此项技术已成功应用于热扎线材外径的线检测仪中,控制效果极其理想。  相似文献   

15.
干涉超光谱图像分析与近无损压缩CPLD实现   总被引:13,自引:8,他引:5  
吴小华  李自田  张帆 《光子学报》2005,34(9):1346-1350
介绍了干涉超光谱卫星遥感图像的成像特性,计算、比较分析了干涉超光谱图象的空间维与光谱维的相关性,提出了一种近无损压缩的局部DPCM算法.选用CPLD在Maxplus Ⅱ使用VHDL语言对该压缩算法进行了硬件描述和仿真.仿真结果表明该压缩算法简单可行,易由硬件实现.  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号