USB3.0接口在数据存储系统中的应用

USB3.0的传输速率最快可达5Gbps,因此,为实现大量数据的快速稳定传输,介绍了一种以FPGA为控制核心,DDR2 SDRAM为高速大容量缓存,USB3.0为记录器与计算机进行数据通信接口的高速数据传输系统,通过模块硬件电路及软件协议实现了数据的高可靠性稳定传输,解决了大容量记录器的数据传输速度瓶颈。经长期试验证明：该接口传输速度可稳定到达150M/s,且数据可靠无误,满足任务设计要求。     

基于FPGA的大容量数据高速采集系统的设计

介绍了一种基于DDR2 SDRAM与USB 2.0接口的大容量数据高速采集系统,该系统以FPGA为控制核心;利用FPGA的内部模块化的编程、DDR2 SDRAM的大容量存储以及USB 2.0接口的高速传输能力实现了数据的高速采集、大容量存储和传输;该系统支持热插拨和即插即用,使用方便;实验结果表明该系统可以实时高速的进行数据采集、存储和传输,最高传输速率可达20 MByte/s;在信号的高速采集领域有着很高的应用价值。     

基于NIOS II处理器的USB双向数据传输系统

介绍了一种双向数据传输系统设计方案和实现方法,采用USB2.0接口芯片CY7C68013A与FPGA相结合构建硬件系统,FPGA内嵌NIOS II软核处理器负责数据处理;系统通过USB接口向上传输数据到上位机,结合基于VC++开发的数据传输控制软件平台,发送控制命令及数据到硬件系统端,从而实现USB接口的双向数据传输功能;详细描述了系统的硬件电路设计和软件实现过程,实验证明该系统具有高速、便携、通用性强的特点,系统数据最高传输速度达到33 MB/s,且工作稳定可靠。     

基于DSP＋USB2．0的激光雕刻切割机高速数据传输的研究

采用高速DSP芯片TMS320F2812和USB2．0接口芯片CY7C68001来解决激光雕刻切割机控制系统数据传输中的低速问题。介绍了系统的硬件连接及软件实现。通过实际测试证明，USB2．0接口的实际数据传输速度最高可达200Mbps，完全可以满足激光雕刻切割机控制系统高速、实时传输的要求；同时利用USB总线对整个系统进行了有效地扩展。     

用于SCA ASIC测试的数字读出模块设计

高速开关电容阵列(SCA)具有高速采样、低功耗的特点,基于SCA的高速波形数字化是目前高精度时间测量的一个重要研究方向。为此,我们开展SCA芯片的研究,目前已设计完成原型ASIC设计,并正在进行后续版本的改进设计。为便于未来多版本ASIC的测试和评估,需设计具有一定通用性的数字读出模块,本论文工作主要介绍此模块的设计工作以及相应的数据读出软件。数字读出模块基于FPGA实现对待测ASIC的控制、配置及数据读出,采用DDR3片外存储芯片,使用USB3.0等接口进行数据传输;上位机软件基于Python3.7设计,实现了数据采集与波形绘制等功能。目前已使用设计完成的数字读出模块对第2版SCA ASIC进行了初步的测试,测试结果表明,此读出模块工作正常,且SCA芯片输出结果符合预期。     

DDR2 SDRAM控制器接口的FPGA设计及实现

DDR2 SDRAM是第二代双倍数据传输速率同步动态随机存储器,以其大容量、高速率和良好的兼容性得到了广泛应用。DDR2芯片的控制较为复杂,为了解决DDR2芯片的驱动及功能验证问题,在介绍了其特点和工作机制的基础上,提出了一种简化的工作流程图,进而给出该控制器的总体设计、FPGA器件的引脚分配及验证方法。其中验证方法采用Verilog HDL硬件描述语言构建了DDR2控制器IP软核的测试平台,通过ModelSim软件对DDR2仿真模型测试无误后,再使用QuartusII软件的嵌入式逻辑分析仪工具SignalTap II抓取FPGA开发板实时信号。开发板上的验证结果表明：DDR2芯片初始化成功;其引脚上有稳定的读写数据;在双沿时钟频率200MHz下,写入数据和读出数据一致。故DDR2控制器设计达到要求,且控制器接口简单、工作稳定、移植性强。     

基于CH378的便携式高速数据采集系统设计与实现

针对数据采集系统在速度、容量和体积方面的需求,文中提出了一种基于FPGA的便携式高速数据采集系统方案,采用可充电锂电池作为供电电源,采用FPGA控制读写大容量Flash数据作为高速数据缓冲,控制USB接口芯片CH378完成对U盘的读写操作,实现大容量数据的可靠和便携存储;详细介绍了该测试系统的设计背景、硬件电路的设计依据、固件程序的设计思想和测试系统的具体实现;实验结果表明,该系统具有成本低、通用性强、可靠性高、便携式操作等优点,能够实现数据的高速采集,海量存储,实现了脱离计算机直接存储数据至U盘的功能。     

基于USB3.0总线的卫星数传基带数据接收模块设计

卫星数传基带数据接收是卫星数传系统测试的基础。通过对USB3.0总线协议的分析,提出了一种基于USB3.0总线的卫星数传基带数据接收模块的设计方法。该模块以FPGA和USB 3.0接口芯片（CYUSB3014）为核心,采用FPGA实现数据流的同步、加扰、RS译码操作,采用USB3.0接口芯片实现数传数据接收。经试验证明,该模块结合PC机,数据接收速率可到2.1Gbps,与主流基于CPCIe\VPX高速串行总线的数据接收平台相比,成本降低显著,便携性高。     

基于USB3.0 主模式高速接口卡设计

针对现行USB2.0接口已不能满足现代大容量数据高速度传输需求,提出一种基于USB3.0和FPGA的高速传输的解决方案。该方案通过配置可编程接口把EZ-USB FX3设置成master主模式,优化DMA数据传输通道,实现了电脑与接口卡之间数据高速传输。文章详细地介绍如何提高传输速度的方法,经实际传输测试,该接口卡能在传输速率高达350Mbyte/s依然能保持正确无误的高速传输。     

基于FT245RL和FPGA的6路数据采集系统设计

针对大规模数据采集过程中存在数据量大与传输速度慢的矛盾,本文设计了基于FT245RL和FPGA的6路数据采集系统。该设计采用Xilinx公司的FPGA作为整个系统的核心,控制A/D转换器实现6路模拟数据的同步采集,并将转换后的数字信号存储到Flash中,最终通过USB2.0转换芯片将数据传输到上位机。试验表明,该数据采集系统能够满足对大容量数据实时采集、存储和上传的要求,具有工作稳定,可靠性高,传输速度快的特点,能够广泛应用于大规模数据的采集。     

基于USB3.0和FPGA的传动误差检测系统的设计

为提高机床传动误差检测的速度、实时性以及精度,同时为优化硬件电路的结构,并保证采样数据毫无损失地传至上位机系统,提出了一种高速实时检测方案。通过脉冲插补的思想,提出一种传动误差检测的方法。另外在一块高性能FPGA芯片内部搭建数据预处理以及控制模块,利用USB3.0芯片作传输媒介,有效地减少了该系统外围电路复杂程度,降低了开发难度。并对该系统进行模拟仿真试验。试验结果表明：根据设定的误差曲线换算后的数据,通过另一个FPGA发送至该系统,处理后得到的数据不需要经过后期补偿,其误差曲线很好地归零并形成一条闭合曲线,而低速端转速误差曲线也正确反映了仿真实验的情况。实验结果表明该系统实现了高速实时检测,为机床传动误差检测提供了技术上的支持。     

手机USB数据线测试仪的研制

针对企业生产手机USB数据线时需要进行性能测试方面的要求,设计出一款以FPGA为处理核心,USB接口芯片为控制对象,辅之电源、存储器、键盘、显示、静电保护和反馈输出接口等模块组成的手机USB数据线测试仪。该测试仪按照USB通信协议把USB数据包通过被测数据线进行传输,然后通过计算其传输USB数据包的错误率来判断数据线性能的质量好坏。通过与误码率分析仪、电脑海量传输实测的结果对比和实际应用表明,该仪器较其它测试方法具有测试速度快,测试结果准确等优点,可广泛地应用于USB数据线生产企业。     

高能X射线工业CT数据传输系统的设计

 针对高能X射线工业CT的特点，开发了基于USB2.0的数据传输系统。该传输系统主要包括USB2.0接口部分和传输控制部分。USB2.0接口部分使用Cypress公司的EZ-USB FX2系列CY7C68013A芯片，配置为从属FIFO接口模式，通过块传输方式将数据传送给上位机。传输控制部分使用Altera公司Cyclone系列EP1C6Q240C8N芯片，定义缓冲区接收来自探测部分的数据，产生逻辑控制信号和时序信号，发送数据到USB的端点缓冲区。测试表明该传输系统易于扩展，占用系统资源少，传输速率高，满足高能X射线工业CT数据传输的要求。     

双通道高速数据采集处理平台的设计与实现

为满足数字式测向接收机对高速数据采集和处理的需求,研制了高速数据采集处理平台,该平台基于ADC12D1800RF模数转换器实现了两路1.35GHz中频信号的带通采样,以Xilinx公司V7系列FPGA为数据处理器,采用高速DDR3作为存储设备解决了海量数据存储问题,并通过高速串行接口（GTX/SRIO）实现了大容量数据的实时传输。该平台的测试结果为：1.8GHz采样率时有效位数大于8bit,DDR3存储器的工作主频可达1333MHz,GTX接口在10Gbps速率下工作时,其误码率小于10-9,上述测试结果表明该平台可以高速、准确地实现信号采集、数据传输、存储和处理,达到了预期设计目标。     

IIC总线和LVDS在高速数据传输接口电路中的应用研究

当前在高速数据系统中,LVDS接口已被广泛应用,为实现同系列设备之间的智能识别、自动握手以及LVDS高速数据链路通信质量的检测,利用FPGA的IO电路结构,设计一种模拟IIC总线协议电路,该IIC总线高效地实现设备之间的信息双向传递;同时利用FPGA内部丰富寄存器资源设计PRBS码型电路来检测LVDS接口芯片电路误码率。实际测试表明该多通道LVDS传输方式在2米长电缆连接能够实现数据的稳定、低误码率传输,并且在时钟频率为100MHz时,数据传输速率高达4.68Gb/s。     

基于BU-61580总线控制器的接口及容错设计

针对RS-422接口与1553B总线接口无法直接进行高可靠性数据通信,提出了一种基于BU-61580总线控制器的接口及容错设计。设计采用1553B接口芯片BU-61580,通过FPGA控制完成了RS-422与1553B的接口控制及二者之间的数据处理。在硬件接口设计的基础上,设计IP-CORE完成BU-61580的芯片配置,并通过增加容错设计提高了总线控制器数据通的可靠性。经测试结果显示,计算机通过总线控制器与RT终端通信稳定、可靠,并应用于某测试系统中。     

Development of afterglow time test system for nanosecond fluorescent screen of low-level-light image intensifier北大核心CSCD

The time characteristics of fluorescent screen is one of the important parameters to evaluate the performance of image intensifier. At present, there is no measurement method for the afterglow time of nanosecond fluorescent screen of low-level-light image intensifier. Based on the traditional test scheme of image intensifier afterglow time, a afterglow time test system for nanosecond fluorescent screen was developed. This system used a high-speed signal generator with the sampling rate of 250 MHz to complete the excitation of the laser diode light pulse, and a photomultiplier tube was used with the descending time of 0.57 ns to complete the photoelectric conversion of the fluorescent screen light signal. The weak photocurrent signal of μA magnitude was amplified and converted to a single-terminal differential circuit to complete the AD conversion in AD9684. Then the digital luminance information of the fluorescent screen was stored in the double data rate SDRAM (DDR) unit after field programmable gate array (FPGA), and the host computer sent instructions to read the DDR memory. The USB3.0 high-speed transmission protocol was used to transmit data to the host computer. In the data processing, the Kalman filtering and fast finding falling edge algorithm were used to realize the accurate measurement of noise filtering from collected data and afterglow time. The test results show that the proposed afterglow time test system for nanosecond fluorescent screen can effectively test the image intensifier with ultrafast optical characteristics. The afterglow test results of P47 phosphor reaches 118.094 4 ns, and the repeatability reaches 2.08%. © 2022 Editorial office of Journal of Applied Optics. All rights reserved.     

基于FPGA的超高速线阵CCD信号采集系统的设计与实现

线阵CCD已广泛应用于在线检测、图像识别等系统,目前高帧率采集系统多在200~500Hz之间。高速线阵CCD采集系统,如1K甚至10KHz以上的采集要求,设计难度大,电路实现复杂,需要专用处理器,产品成本高,提出了一种采用并行高速FPGA驱动线阵CCD,通过常规分立元件完成模拟信号处理,实现数字信号实时传输的方案。该方案不仅简化了硬件设计上的难度,在同等性能情况下,可实现每秒万帧的高速采样,大幅度降低了成本。方案选用Altera FPGA作为控制核心,实现高速信号采集的同时,在片上实现一定的图像算法,不仅加速了图像处理速度,同时降低了计算机的处理压力。最后,本电路通过USB2.0接口,完成数据的实时传输。设计具有高帧率、高灵敏度、性能稳定,便携使用等特点,同时还有一定的通用性,已应用于一些光学系统中。