基于FPGA的一种长线阵CCD驱动时序电路设计

驱动时序电路的设计是CCD应用的关键技术,在分析ATMEL公司的TH7834C型长线阵CCD器件驱动时序关系的基础上,设计了TH7834C的驱动时序电路。选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序电路进行了硬件描述,采用EDA软件对所设计的驱动时序进行了功能仿真,针对ALTERA公司的现场可编程门阵列EPF10K30RC240-3进行了适配。工程实践结果表明,所设计的驱动时序电路不仅可以满足TH7834C型CCD的驱动要求,而且该驱动电路结构简单、功耗小、成本低、抗干扰能力强,具有较高的实用价值,适用于其它型号的CCD。     

基于Verilog的线阵CCD驱动时序设计

针对东芝公司生产的TCD1209D芯片,介绍了一种基于Verilog语言的线阵CCD驱动方案,给出了关键部分的程序代码。采用Modelsim软件对设计方案进行了功能仿真,针对ALTERA公司的现场可编程门阵列EP2C8Q208C8N进行了适配。实验结果表明,该设计方案功耗小,抗干扰能力强,可移植性好,具有较高的开发效率。     

基于CPLD的面阵CCD驱动时序发生器设计及其硬件实现

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上，设计了可调曝光时间的面阵CCD驱动时序发生器及其硬件电路．选用CPLD器件作为硬件设计平台，使用VHDL语言对驱动时序发生器进行了硬件描述．采用QuartusⅡ对所设计的驱动时序发生器进行了功能仿真，并针对ALTERA公司的EPM7160SLC84—10进行了RTL级仿真及配置．硬件实验结果表明，所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求，而且还能够调节其曝光时间．     

基于CPLD的可选输出CCD驱动时序设计

在分析了CCD器件驱动时序关系的基础上,设计了可选输出的驱动时序发生器.作为卫星上的有效载荷,CCD成像系统可以根据入射能量的多少及探测分辨率的需求,以单像元或像元二合一方式输出.选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述,采用Maxplus Ⅱ对所设计的驱动时序发生器进行了仿真,针对Altera公司的可编程逻辑器件EPM7128SLC84-7进行适配.系统测试结果表明,所研制的驱动时序发生器可以满足高速CCD成像仪的驱动要求.     

基于CPLD工作模式可调的线阵CCD驱动电路设计

针对传统驱动电路一旦做出修改,则需对硬件或程序进行改变的缺点,以型号为TCD1707D的线阵CCD为例,介绍了一种工作模式可调的驱动方法.该方法是利用复杂可编程逻辑器件和控制外端结合,通过分别设置内外触发来实现的.在外触发模式下,利用外触发脉冲,可由用户控制CCD的曝光和信号输出时间;内触发时,可以调节CCD的积分时间和驱动频率.为提高信号输出质量,针对EMC问题给出了线阵CCD的外围驱动电路.实验结果表明,该方法调试方便、电路结构简单、集成度较高、输出信号可靠稳定、受干扰小,可配合多种用户需要,对高速精确测量及线阵推扫模式具有一定参考价值.     

使用CPLD实现对DALSA4口输出线阵CCDIT-P1的驱动

本文分析研究了DALSA公司1024元4口输出线阵CCD IT-P1在驱动中存在的诸多问题.针对CCD IT-P1采用多口输出工艺、驱动频率要求高、驱动时序比较难于实现等问题,提出了使用CPLD(Complex Programmable Logic Device)器件结合硬件编程语言VHDL最终实现高频驱动的方法.与使用传统门电路实现高频驱动相比,该方法实现了大量门电路功能,解决了传统方法中大量高频门电路的干扰以及采购等问题,提高了驱动电路的集成化程度、抗干扰性能及可移植性能.实验表明,使用CPLD实现CCD的驱动无论在电路设计,还是在系统集成和抗干扰等方面都表现出良好的性能,使系统十分简洁,优化了整个驱动设计.     

基于CPLD的线阵CCD光积分时间的自适应调节

在分析SONY公司的ILX533K型CCD驱动时序的基础上,设计了单片机控制下的光积分时间自适应调节系统.选用CPLD器件作为硬件设计载体,使用VHDL语言对驱动时序发生器进行了硬件描述.采用MAX+PLUS Ⅱ软件对所做的设计进行了功能仿真,并针对ALTERA公司的CPLD器件EP1K50进行了RTL级仿真及配置.系统测试表明,所设计的光积分时间自适应调节系统可以满足光积分时间的快速自适应调节.     

用单片机驱动线阵CCD的探讨

本文就弥补以往用单片机产生线阵 CCD驱动时序的不足进行了探讨 ;给出了使用 AVR单片机产生驱动TCD12 0 6线阵 CCD的具体实例及相应程序。其定时关系精确 ,驱动频率达到推荐的速率     

基于CPLD的线阵CCD光谱检测数据采集系统的研究

血液成分无创检测已成为生物医学工程领域关注的焦点和热点,其中以近红外血液成分检测最为突出,而动态光谱检测方法以能消除近红外血液成分检测中的个体差异和测量条件的影响备受研究者 的青睐。但是,由于动态光谱检测系统要求较高的幅值精度和高的时间分辨率,因此要求所采用的CCD(charge coupled device)系统进行较长时间的实时输出,其数据量较大,需要匹配高速数据传输模块 。文章介绍了一种基于CPLD(complex programmable logic device)的CCD数据采集系统,整个系统以CPLD为主芯片,它不仅为CCD提供工作时序信号,同时还控制信号调理、转换、传输模块中的采样率、 相关双采样的时序和数据的存储与传输。采用CPLD器件不但简化了系统结构,提高了整个系统的速度,而且达到了幅值精度和时间分辨率的要求。     

一种低成本线阵CCD驱动与数据采集处理系统的研究

探索了一种在低成本下实现线阵CCD输出信号快速采集以及与PC通信的方法。讨论了线阵CCD系统的整体结构及工作流程。采用VHDL语言编写了驱动程序,实现了CCD的正确工作。利用DSP实现了对下位CCD的控制,在控制程序中利用"乒乓原理"实现了线阵CCD的数据采集,并同时给PC快速上传数据。基于Visual C++6.0平台编写了PC机控制软件,实现了对硬件电路的控制和对CCD输出信号的分析处理。     

高速CCD摄像机驱动时序发生器的设计及基于CPLD技术的实现

在分析DALSA公司的IA D1型高速CCD器件驱动时序关系的基础上 ,设计了可调曝光时间的高速摄像机驱动时序发生器。选用复杂可编程逻辑器件 (CPLD)作为硬件设计平台 ,使用VHDL语言对驱动时序发生器进行了硬件描述 ,采用EDA软件对所设计的驱动时序发生器进行了功能仿真 ,针对Lattice公司的可编程逻辑器件ISPLSI5 2 5 6进行适配。系统测试结果表明 ,所研制的驱动时序发生器不仅可以满足高速CCD摄像机的驱动要求 ,而且还能够调节其曝光时间     

Design of a very high frame rate camera based on an asynchronous CCD driving method

A very high frame rate camera is designed based on an innovative CCD driving method. The CCD driving method is mainly implemented on frame transfer CCDs. Asynchronous drive timing sequences are applied in the image and storage section of the CCDs. Several rows of the charge in the image section are binned onto the same row in the storage section, and there are the same number of images to be stored in the storage section before they are read out. Based on the new driving method, the frame transfer CCDs can work at a very high frame rate in acquiring burst images though the reading speed remains at a lower level. A very high frame rate camera is designed in this paper. The innovative CCD driving method is mainly of concern. An e2v's CCD60 is adopted in the camera system, whose full size resolution is 128 × 128, and the up most frame rate is 1000 Hz in the conventional CCD driving method. By using the presented method, the CCD60 based imager is capable of operating at up to 40000 frames per second (fps) at a recognizable resolution of 128 × 32. Comparing cameras using traditional binning and region of interest technologies, the frame rate is normally less than 5000 fps while the resolution is only 32 × 32 left.     

基于CCD和小型单色仪的微型光纤光栅光谱仪

微型光栅光谱仪是在低成本小型单色仪的基础上开发的,采用CCD作为感光元件,由CPLD作为驱动和控制电路的核心,将得到的实验数据通过USB2.0协议传到PC端,由LabVIEW平台开发出的应用程序进行光谱数据存储、谱图显示和处理.     

Design of a very high frame rate camera based on an asynchronous CCD driving method

A very high frame rate camera is designed based on an innovative CCD driving method. The CCD driving method is mainly implemented on frame transfer CCDs. Asynchronous drive timing sequences are applied in the image and storage section of the CCDs. Several rows of the charge in the image section are binned onto the same row in the storage section, and there are the same number of images to be stored in the storage section before they are read out. Based on the new driving method, the frame transfer CCDs can work at a very high frame rate in acquiring burst images though the reading speed remains at a lower level. A very high frame rate camera is designed in this paper. The innovative CCD driving method is mainly of concern. An e2v's CCD60 is adopted in the camera system, whose full size resolution is 128×128, and the up most frame rate is 1000 Hz in the conventional CCD driving method. By using the presented method, the CCD60 based imager is capable of operating at up to 40000 frames per second (fps) at a recognizable resolution of 128×32. Comparing cameras using traditional binning and region of interest technologies, the frame rate is normally less than 5000 fps while the resolution is only 32 × 32 lett.